Оперативная память эпизод ii логическая структура


Содержание

Оперативная память. ЛОГИЧЕСКАЯ СТРУКТУРА ОПЕРАТИВНОЙ ПАМЯТИ Оперативная память представляет собой множество ячеек. Каждая ячейка имеет свой уникальный. — презентация

Презентация была опубликована 6 лет назад пользователемЛюдмила Потанина

Похожие презентации

Презентация на тему: » Оперативная память. ЛОГИЧЕСКАЯ СТРУКТУРА ОПЕРАТИВНОЙ ПАМЯТИ Оперативная память представляет собой множество ячеек. Каждая ячейка имеет свой уникальный.» — Транскрипт:

2 ЛОГИЧЕСКАЯ СТРУКТУРА ОПЕРАТИВНОЙ ПАМЯТИ Оперативная память представляет собой множество ячеек. Каждая ячейка имеет свой уникальный адрес. Нумерация ячеек начинается с нуля. Каждая ячейка памяти имеет объем 1 байт. Максимальный объем адресуемой памяти равен произведению количества ячеек N на 1 байт. Для процессоров Pentium 4 (разрядность шины адреса = 36 бит) максимальный объем адресуемой памяти равен: N × 1 байт = 2 I × 1 байт = 2 36 × 1 байт = байт = = Кбайт = Мбайт = 64 Гбайт Объем памятиЯчейкиДесятичный адрес ячейки Шестнадцатеричный адрес ячейки 64 Гбайт FFFFFFFFF ………… 4 Гбайт FFFFFFFF …………

3 МОДУЛИ ОПЕРАТИВНОЙ ПАМЯТИ Модуль памяти Kingmax DDR2-667 Модуль памяти Kingston DDR PC3200 Оперативная память изготавливается в виде модулей памяти. Модули памяти DDR, DDR2 устанавливаются в специальные разъемы на системной плате. В персональных компьютерах величина адресного пространства процессора (объем адресуемой памяти) и величина фактически установленной памяти (модулей оперативной памяти) практически всегда различаются.

4 ПРОПУСКНАЯ СПОСОБНОСТЬ Модуль памяти Kingmax DDR2-667 Модуль памяти Kingston DDR PC3200 Важнейшей характеристикой модулей оперативной памяти является пропускная способность. Разрядность шины данных = 64 бита. Максимально возможная в настоящее время (2006 год) частота шины данных совпадает с частотой системной шины и равна 1064 МГц. Пропускная способность модулей памяти = = 64 бита × 1064 МГц = Мбит/с = = Мбайт/с 8 Гбайт/с. Пропускная способность равна произведению разрядности шины данных и частоты операций записи или считывания информации из ячеек памяти: Пропускная способность = = Разрядность шины данных × Частота Модули памяти маркируются своей пропускной способностью, выраженной в Мбайт/с: РС3200, РС4200, РС8500 и др.

5 ФИЗИЧЕСКАЯ И ВИРТУАЛЬНАЯ ПАМЯТЬ Модуль памяти Kingmax DDR2-667 Модуль памяти Kingston DDR PC3200 Объем используемой программами памяти можно увеличить путем добавления к физической памяти (модулям оперативной памяти) виртуальной памяти. Виртуальная память выделяется в форме области жесткого диска. В ОС Windows это файл подкачки. Размер файла подкачки и его размещение в иерархической файловой системе можно изменить. Замедление быстродействия виртуальной памяти может происходить в результате фрагментации данных в файле. Для того чтобы этого не происходило, рекомендуется произвести дефрагментацию диска и установить для файла подкачки постоянный размер. Быстродействие жесткого диска и, соответственно, виртуальной памяти существенно меньше быстродействия оперативной памяти.

6 КОМПЬЮТЕРНЫЙ ПРАКТИКУМ 1. Установка размера и местоположения виртуальной памяти

7 КОМПЬЮТЕРНЫЙ ПРАКТИКУМ 2. Определение размера и местоположения виртуальной памяти

8 КОМПЬЮТЕРНЫЙ ПРАКТИКУМ 3. Определение загруженности процессора и использования виртуальной памяти

Структура оперативной памяти.

Министерство образования и науки нижегородской области

Государственное бюджетное образовательное учреждение

среднего профессионального образования

«Борский Губернский колледж»

Специальность 230701 Прикладная информатика (по отраслям)

На тему: Структура оперативной памяти.

По дисциплине: Операционные системы и среды.

студент гр. ИТ-41

Городской округ города Бор

Оперативной памяти (от англ. Random Access Memory) память с произвольным доступом. ОЗУ (оперативное запоминающее устройство) — энергозависимая часть системы компьютерной памяти, в которой во время работы компьютера хранится выполняемый машинный код (программы), а также входные, выходные промежуточные данные, обрабатываемые процессором.

1. Структура оперативной памяти

Оперативная память состоит из ячеек, в каждой из которых может находиться единица информации – машинное слово. Каждая ячейка имеет две характеристики: адрес и содержимое. Через регистр адреса микропроцессора можно обратиться к любой ячейке памяти.

2. Сегментная модель памяти

Когда-то давно, на заре рождения компьютерной техники, оперативная память была очень маленькой и для ее адресации использовались 2 байта (так называемое «слово»). Такой подход позволял адресовать 64 Кб памяти, и адресация была линейной – для указания адреса использовалось одно-единственное число. Позже, с усовершенствованием техники, производители поняли, что имеется возможность поддерживать большие объемы памяти, но для этого нужно сделать размер адреса больше. Для совместимости с уже написанным программным обеспечением было решено сделать так: адресация теперь двухкомпонентная (сегмент и смещение), каждая из которых 16-битная, а старые программы как использовали одну 16-битную компоненту и ничего не знают о сегментах, так и продолжают работать

3. Логическое строение оперативной памяти

Адресное пространство – это набор адресов, который может формировать процессор. Зачем? Хороший вопрос. Дело в том, что каждая ячейка памяти имеет адрес. И что бы считать (или записать) хранимую в ней информацию, надобно к ней обратится по ее адресу. Адреса делятся на виртуальные (логические) и физические. Физические адреса – это реальные адреса реальных ячеек памяти. Программам глубоко параллельно до таких адресов, так как они оперируют символьными именами, которые затем транслятором преобразовываются в виртуальные адреса. Потом виртуальные адреса преобразовываются в физические.

Логические адреса представляются в шестнадцатеричной форме и состоят из двух частей. Логически оперативная память разделена на сегменты. Так вот первая часть логического адреса – начало сегмента, а вторая – смещение от этого начала (сегмент, смещение)

Логическое строение делится на 5 зон:

1. Conventional memory – основная память;

Начинается с адреса 00000 (0000:0000) и до 90000 (9000:0000). Это занимает 640 Кбайт. В эту область грузится в первую очередь таблица векторов прерываний, начиная с 00000 и занимает 1 Кбайт, далее следуют данные из BIOS (счетчик таймера, буфер клавиатуры и т. д.), а затем уж всякие 16 разрядные программы DOS (для них 640 Кбайт – барьер, за который могут выскочить только 32 разрядные программы). На данные BIOS’а отводится 768 байт.
2. UMA (Upper Memory Area) – верхняя память;

Начинается с адреса А0000 и до FFFFF. Занимает она 384 Кбайт. Сюда грузится информация, связанная с аппаратной частью компьютера. UMA можно разделить на 3 части по 128 Кбайт. Первая часть (от А0000 до BFFFF) предназначена для видеопамяти. В следующую часть (от C0000 до DFFFF) грузятся программы BIOS адаптеров. Последняя часть (от E0000 до FFFFF) зарезервирована для системной BIOS. Дело в том, что последние 128 Кбайт не полностью используются. В большинстве случаев под BIOS задействованы только последние 64 Кбайт. Свободная же часть UMB управляется драйвером EMM386.EXE и используется для нужд операционной системы.
3. HMA (High Memory Area) – область верхней памяти;

История появления области HMA тянется аж к 80286 процессору, а точнее к ошибке в его схеме. Я уже говорил, что процессоры 8086 и 8087 имели 20 разрядную адресную шину, работали в реальном режиме и могли максимально обратится по адресу FFFFF (FFFF:000F). А вот 80286 процессор имел уже 24 разрядную шину адреса, работал в реальном и защищенном режимах и мог адресовать до 16 Мбайт памяти.
4. XMS (eXtended Memory Specification) – дополнительная память;

Что бы работать в XMS используя DOS, для процессоров был разработан еще один режим – виртуальный. DOS не может переплюнуть барьер в 640 Кбайт, виртуальный режим позволяет разбить дополнительную память на части по

1 Мбайту. В каждую часть грузится по программе DOS и там они варятся в реальном режиме но уже не мешая друг другу выполнятся одновременно. 32 разрядным приложениям на барьер в 640 Кбайт все равно. XMS отвечает за перевод режимов процессора драйвер EMM386.EXE, а за организацию самой области – HIMEM.SYS. Посмотреть, что творится у Вас в XMS можно с помощью SysInfo из набора Norton Utilities.
5. EMS (Expanded Memory Specification) – расширенная память;

Находится эта область в верхней памяти и занимает порядка 64 Кбайт. Использовалась она лишь в старых компах с оперативной памятью до

1 Мбайта. В силу своей спецификации это достаточно медленная область. Дело в том, что расширенная память – это один из многих коммутируемых сегментов. После того, как сегмент заполнится, происходит смена использованного сегмента новым. Но работать можно только с одним сегментом, а это, Вы сами должны понимать, не совсем хорошо, удобно и быстро. Как правило первый сегмент EMS находится по адресу D000.

Логическое строение оперативной памяти в графическом виде.


4. DRAM – Dynamic Random Access Memory

DRAM – это очень старый тип микросхем оперативной памяти, который сейчас уже давно не применяется. По другому DRAM – это динамическая память с произвольным порядком выборки. Минимальной единицей информации при хранении или передаче данных в компьютере является бит. Каждый бит может быть в двух состояниях: включен (да, 1) или выключен (нет, 0). Любой объем информации в конечном итоге состоит из включенных и выключенных битов. Таким образом, что бы сохранить или передать какой либо объем данных, необходимо сохранить или передать каждый бит, не зависимо от его состояния, этих данных.

Для хранения битов информации в оперативной памяти есть ячейки. Ячейки состоят из конденсаторов и транзисторов. Вот примерная и упрощенная схема ячейки DRAM:

Каждая ячейка способна хранить только один бит. Если конденсатор ячейки заряжен, то это означает, что бит включен, если разряжен – выключен. Если необходимо запомнить один байт данных, то понадобится 8 ячеек (1 байт = 8 битам). Ячейки расположены в матрицах и каждая из них имеет свой адрес, состоящий из номера строки и номера столбца.

Теперь рассмотрим, как происходит чтение. Сначала на все входы подается сигнал RAS (Row Address Strobe) – это адрес строки. После этого, все данные из этой строки записываются в буфер. Затем на регистр подается сигнал CAS (Column Address Strobe) – это сигнал столбца и происходит выбор бита с соответствующим адресом. Этот бит и подается на выход. Но во время считывания данные в ячейках считанной строки разрушаются и их необходимо перезаписать взяв из буфера.

Теперь запись. Подается сигнал WR (Write) и информация поступает на шину столбца не из регистра, а с информационного входа памяти через коммутатор, определенный адресом столбца. Таким образом, прохождение данных при записи определяется комбинацией сигналов адреса столбца и строки и разрешения записи данных в память. При записи данные из регистра строки на выход не поступают.

Следует учесть то, что матрицы с ячейками расположены вот таким вот образом:

Это означает, что за один раз будет считан не один бит, а несколько. Если параллельно расположено 8 матриц, то сразу считан будет один байт. Это называется разрядностью. Количество линий, по которым будут передаваться данные от (или на) параллельных матриц, определяется разрядностью шины ввода/вывода микросхемы.
Говоря о работе DRAM необходимо учитывать один момент. Все заключается в том, что конденсаторы не могут бесконечно долго хранить заряд и он в конце концов «стекает», Поэтому конденсаторы необходимо перезаряжать. Операция перезарядки называется Refresh или регенерацией. Происходит эта операция примерно каждые 2 мс и порой занимает до 10 % (а то и больше) рабочего времени процессора.

Важнейшей характеристикой DRAM является быстродействие, а проще говоря продолжительность цикла + время задержки + время доступа, где продолжительность цикла – время, затраченное на передачу данных, время задержки – начальная установка адреса строки и столбца, а время доступа – время поиска самой ячейки. Измеряется эта фигня в наносекундах (одна миллиардная доля секунды). Современные микросхемы памяти имеют быстродействие ниже 10 мс.

Оперативной памятью управляет контроллер, который находится в чипсете материнской платы, а точнее в той его части, которая называется North Bridge.

А теперь поняв как работает оперативная память, разберемся, зачем же она вообще нужна. После процессора, оперативную память можно считать самым быстродействующим устройством. Поэтому основной обмен данными и происходит между этими двумя девайсами. Вся информация в персональном компьютере хранится на жестком диске. При включении компа в ОЗУ (Оперативное Запоминающее Устройство) с винта записываются драйвера, специальные программы и элементы операционной системы. Затем туда будут записаны те программы – приложения, которые Вы будете запускать. При закрытии этих программ они будут стерты из ОЗУ. Данные, записанные в оперативной памяти, передаются в CPU (Central Processing Unit), там обрабатываются и записываются обратно. И так постоянно: дали команду процессору взять биты по таким то адресам, как то их там обработать и вернуть на место или записать на новое – он так и сделал.

Все это хорошо, до тех пор, пока ячеек ОЗУ хватает. А если нет? Тогда в работу вступает файл подкачки. Этот файл расположен на жестком диске и туда записывается все, что не влезает в ячейки оперативной памяти. Поскольку быстродействие винта значительно ниже ОЗУ, то работа файла подкачки сильно замедляет работу системы. Кроме этого, это снижает долговечность самого жесткого диска.

Увеличение объема памяти не приводит к увеличению ее быстродействия. Изменение объема памяти ни как не повлияет на ее работу. А вот если рассматривать работу системы, то тут дело другое. В том случае, если Вам хватает объема оперативной памяти, то увеличение объема не приведет к увеличению скорости работы системы. Если же ячеек ОЗУ не хватает, то увеличение их количества (проще говоря добавление новой или замене старой на новую с большим объемом линейки памяти) приведет к ускорению работы системы.

Логическая структура памяти в IBM PC

В реальном режиме память делится на следующие участки:

  • Основная область памяти (англ. conventional memory).
  • Расширенная память (EMS).
  • Дополнительная память (XMS).
  • Upper Memory Area (UMA).
  • High Memory Area (HMA).

ОЗУ (так называемая РАМ-память) – разновидность энергозависимой микросхемы, используемой для хранения всевозможной информации. Чаще всего в ней находится: машинный код исполняемых в данный момент программ (или находящихся в режиме ожидания); входные и выходные данные. оперативная память разных производителей Фото: оперативная память разных производителей Обмен данными между центральным процессором и ОЗУ осуществляется двумя способами: при помощи ультрабыстрой регистра АЛУ; через специальный кэш (если имеется в конструкции); непосредственно (напрямую через шину данных). Рассматриваемые девайсы представляют собой схемы, построенные на полупроводниках. Вся информация, хранимая во всевозможных электронных компонентах, остается доступной только при наличии электрического тока. Как только напряжение отключается полностью, либо происходит кратковременный обрыв питания, то всё, что содержалось внутри ОЗУ, стирается, либо разрушается. Альтернативой является устройства типа ROM. Виды и объем памяти Плата на сегодняшний день может иметь объем в несколько десятков гигабайт. Современные технические средства позволяют использовать её максимально быстро. Большинство операционных систем оснащаются возможностью взаимодействовать с такими устройствами. Имеется пропорциональная зависимость между объемом ОЗУ и стоимостью. Чем больше её размер, тем более она дорогая. И наоборот. виды оперативной памяти Фото: виды оперативной памяти Также рассматриваемые устройства могут иметь разную частоту. Данный параметр определяет, как быстро осуществляется взаимодействие между ОЗУ и иными устройствами ПК (ЦП, шиной данных и видеокартой). Чем выше скорость работы, тем больше операций выполнит ПК за единицу времени. Величина данной характеристики также непосредственно влияет на стоимость рассматриваемого устройства. Современная самая быстрая модификация может «запомнить» 128 Гб. Выпускается она компанией под названием Hynix и имеет следующие рабочие характеристики: вид процессов – 20-ти нанометрические; ширина полосы пропускания – 17 Гбит/с; частота работы – 2133 МГц; интерфейс ввода-вывода – 64-х битный. модуль DDR4 на 128 ГБ Фото: модуль DDR4 на 128 ГБ Все современные ОЗУ можно разделить на две разновидности: статическую; динамическую. Статический тип Более дорогой на сегодняшний день является микросхема статическая. Маркируется она как SDRAM. Динамическая же является более дешевой. Отличительными чертами SDRAM-разновидности являются: двоичные и троичные разряды сохраняются при положительной обратной связи; поддерживается постоянное состояние без осуществления регенерации. Оперативника память SDRAM Фото: оперативника память SDRAM Также отличительной особенностью RAM является наличие возможности осуществлять выбор того бита, в который будет осуществлена запись какой-либо информации. К недостаткам можно отнести: малую плотность записи; относительно высокую стоимость. Устройства оперативной памяти компьютера всевозможного вида (SDRAM и DRAM) имеют внешние отличия. Они заключаются в длине контактной части. Также имеет отличия её форма. Обозначение оперативной памяти находится как на этикетке-наклейке, так и пропечатано непосредственно на самой планке. различия типов памяти Фото: различия типов памяти Сегодня существует множество различных модификаций SDRAM. Обозначается она как: DDR 2; DDR 3; DDR 4. Динамический тип Ещё один вид микросхем обозначается как DRAM. Он является также полностью энергозависимым, доступ к битам записи осуществляется произвольным образом. Данная разновидность широко используется в большинстве современных ПК. Также она применяется в тех компьютерных системах, где высоки требования к задержкам – быстродействие DRAM на порядок выше SDRAM. DRAM — динамическая память DRAM — динамическая память Чаще всего данная разновидность имеет форм-фактор типа DIMM. Такое же конструктивное решение используется и для изготовления статической схемы (SDRAM). Особенностью DIMM-исполнения является то, что контакты имеются с обеих сторон поверхности. Параметры ОП Основными критериями выбора микросхем данного типа являются их рабочие параметры. Ориентироваться следует, прежде всего, на следующие моменты: частоту работы; тайминги; напряжение. Все они зависят от типа конкретной модели. Например, ДДР 2 будет выполнять различные действия однозначно быстрее, чем планка ДДР 1. Так как обладает более выдающимися рабочими характеристиками. как узнать модель ноутбука hpХотите по ремонтировать ноутбук, а не знаете модель. Читайте статью, как узнать модель ноутбука hp. Инструкция о том, как удалить антивирус eset nod32, находится тут. Таймингами называется время задержки информации между различными компонентами устройства. Типов таймингов довольно много, все они непосредственно влияют на быстродействие. Маленькие тайминги позволяют увеличить скорость выполнения различных операций. Имеется одна неприятная пропорциональная зависимость – чем выше быстродействие оперативно-запоминающего устройства, тем больше значения таймингов. Выходом из данного положения служит повышение рабочего напряжения – чем оно выше, тем меньше становятся тайминги. Количество выполненных операций за единицу времени в то же время возрастает. Частота и скорость Чем выше пропускная способность ОЗУ, тем больше её скорость. Частота является параметром, определяющим пропускную способность каналов, через которые осуществляется передача данных различного рода в ЦП через материнскую плату. Желательно, чтобы данная характеристика совпадала с допустимой скоростью работы материнской платы. Например, если планка поддерживает частоту 1600 МГц, а материнская плата – не более 1066 Мгц, то скорость обмена данными между ОЗУ и ЦП будет ограничена именно возможностями материнской платы. То есть скорость будет не более 1066 МГц. Производительность Быстродействие зависит от многих факторов. Очень большое влияние на данный параметр оказывает количество используемых планок. Двухканальная ОЗУ работает на порядок быстрее, чем одноканальная. Наличие возможности поддерживать режимы многоканальности обозначается на наклейке, расположенной поверх платы. Данные обозначения имеют следующий вид: Single (одиночный); Dual (двойной); ОП в режиме Dual Фото: ОП в режиме Dual Triple (тройной). Для определения того, какой режим является оптимальным для конкретной материнской платы, необходимо посчитать общее количество слотов для подключения, и разделить их на два. Например, если их 4, то необходимо 2 идентичных планки от одного производителя. При их параллельной установке активируется режим Dual. Принцип работы и функции Реализовано функционирование ОП довольно просто, запись или чтение данных осуществляется следующим образом: на требуемую строку подается электрический сигнал; происходит открытие транзистора; электрический заряд, присутствующий в конденсаторе, подается на нужный столбец. работа оперативной памяти Фото: работа оперативной памяти Каждый столбец подключен к чрезвычайно чувствительному усилителю. Он регистрирует потоки электронов, возникающие в случае, если конденсатор разряжается. При этом подается соответствующая команда. Таким образом, происходит осуществление доступа к различным ячейкам, расположенным на плате. Есть один важный нюанс, который следует обязательно знать. Когда подается электрический импульс на какую-либо строку, он открывает все её транзисторы. Они подключены к ней напрямую. Из этого можно сделать вывод, что одна строка является минимальным объемом информации, который можно прочитать при осуществлении доступа. Основное назначение ОЗУ – хранить различного рода временные данные, которые необходимы, пока персональный компьютер включен и функционирует операционная система. В ОЗУ загружаются наиболее важные исполняемые файлы, ЦП осуществляет их выполнение напрямую, просто сохраняя результаты выполненных операций. взаимодействие памяти с процессором Фото: взаимодействие памяти с процессором Также в ячейках хранятся: исполняемые библиотеки; коды клавиш, нажатие на которые было осуществлено; результаты различных математических операций. При необходимости все, что находится в RAM, центральный процессор может сохранить на жесткий диск. Причем сделать это в том виде, в котором это необходимо. Производители В магазинах можно встретить огромное количество RAM от самых разных производителей. Большое количество таких изделий стало поставляться именно от китайских компаний. Фото: память от Kingston Фото: память от Kingston На сегодняшний день наиболее производительной и качественной является продукция следующих брендов: Kingston; Hynix; Corsair; Kingmax. Samsung. Она является компромиссным выбором между качеством и производительностью. Таблица характеристик оперативной памяти Оперативная память одного вида от различных производителей обладает схожими рабочими характеристиками. Именно поэтому корректно осуществлять сравнение, беря во внимание лишь тип: DDR DDR2 DDR3 Частотный диапазон 100-400 400-800 800-1600 Рабочее напряжение 2.5v +/- 0.1V 1.8V +/- 0.1V 1.5V +/- 0.075V Количество блоков 4 4 8 Termination ограничено ограничено все DQ сигналы Топология TSOP TSOP or Fly-by Fly-by Способ управления — OCD Автоматическая калибровка с ZQ Наличие температурного датчика Нет Нет Да Сравнение производительности и цены Производительность оперативной памяти напрямую зависит от её стоимости. Узнать, сколько стоит модуль DDR3, можно в ближайшем компьютерном магазине, также следует ознакомиться с ценой на DDR 1. Сопоставив их рабочие параметры и цену, а после этого протестировав, можно легко в этом убедиться. DDR2 Kingston HyperX Фото: DDR2 Kingston HyperX Наиболее корректно осуществлять сравнение ОЗУ одного вида, но с разной производительностью, зависящей от частоты работы:

Источник: http://proremontpk.ru/ustanovka/chto-takoe-operativnaja-pamjat.html Скопировано с сайта © http://proremontpk.ru/

Задачи

1. Выполнить преобразование из Шестанадцатиричной системы счисления в Десятичную, а из Десятичной в двоичную 0x11FA.

2. Выполнить вычитание в дополнительном коде чисел 12A16 и -7F16 вычисление производить в двоичной системе счисления, выполнив приведение двоичных чисел к единой разрядной сетке.

3. Выполнить преобразование из Двоичной системы счисления в Десятичную, а из Десятичной в Шестанадцатиричную b100010111101011010.

Логическая структура основной памяти

Запоминающие устройства ПК

Персональные компьютеры имеют четыре уровня памяти:

● микропроцессорная память (МПП);

● основная память (ОП);

● внешняя память (ВЗУ).

Две важнейших характеристики (емкость памяти и ее быстродействие) указанных типов памяти приведены в табл. 6.1.

Быстродействие первых трех типов запоминающих устройств измеряется временем обращения к ним, а быстродействие внешних запоминающих устройств- двумя параметрами: временем доступа и скоростью считывания:

tобр, — сумма времени поиска, считывания и записи информации (в литературе это время часто называют временем доступа, что не совсем строго);

● tдост — время поиска информации на носителе;

● Vсчит — скорость последовательного считывания смежных байтов информации. Напомним общепринятые сокращения: с — секунда, мс — миллисекунда, мкс- микросекунда, нс — наносекунда; 1c = 10 6 мс = 10 6 мкс = 10 9 нс.

Постоянные запоминающие устройства

Постоянное запоминающее устройство (ПЗУили ROM —Read Only Memory, память только для чтения) также строится на основе установленных на материнской плате модулей (кассет) и используется для хранения неизменяемой информации: загрузочных программ операционной системы, программ тестирования устройств компьютера и некоторых драйверов базовой системы ввода-вывода (BIOS) и т. д.

К ПЗУ принято относить энергонезависимые постоянные и «полупостоянные» запоминающие устройства, из которых оперативно можно только считывать информацию, запись информации в ПЗУ выполняется вне ПК в лабораторных условиях или при наличии специального программатора — в компьютере. По технологии записи информации можно выделить ПЗУ следующих типов:

●микросхемы, программируемые только при изготовлении — классические или масочные ПЗУ или ROM;

● микросхемы, программируемые однократно в лабораторных условиях — программируемые ПЗУ (ППЗУ) или programmable ROM (PROM);

● микросхемы, программируемые многократно — перепрограммируемые ПЗУ или Erasable РВОМ (EPROM). Среди них следует отметить электрически перепрограммируемые микросхемы EEPROM (Electrical Erasable PROM), в том числе флэш-память.

Устанавливаемые на системной плате ПК модули и кассеты ПЗУ имеют емкость, как правило, не превышающую 128 Кбайт. Быстродействие у постоянной памяти меньшее, чем у оперативной, поэтому для повышения производительности содержимое ПЗУ копируется в ОЗУ, и при работе непосредственно используется только эта копия, называемая также теневой памятью ПЗУ (Shadow ROM).

В настоящее время в ПК используются «полупостоянные», перепрограммируемые запоминающие устройства — флэш-память. Модули, или карты, флэш-памяти могут устанавливаться прямо в разъемы материнской платы и имеют следующие параметры: емкость до 512 Мбайт (в ПЗУ BIOS используются до 128 Кбайт), время обращения по считыванию 0,035 — 0,2 мкс, время записи одного байта 2 — 10 мкс. Флэш-память — энергонезависимое запоминающее устройство. Приме- ром такой памяти может служить память NVRAM — Non Volatile RAM со скоростью записи 500 Кбайт/с. Обычно для перезаписи информации необходимо подать на специальный вход флэш-памяти напряжение программирования (12 В), что исключает возможность случайного стирания информации. Перепрограммирование флэш-памяти может выполняться непосредственно с гибкого диска или с клавиатуры ПК при наличии специального контроллера, либо с внешнего программатора, подключаемого к ПК. Флэш-память бывает весьма полезной как для создания весьма быстродействующих, компактных, альтернативных НМД запоминающих устройств — «твердотельных дисков», так и для замены ПЗУ, хранящего программы BIOS, позволяя прямо с «дискеты» обновлять и заменять эти, программы на более новые версии при модернизации ПК.

Илон Маск рекомендует:  Что такое код msession_setdata

Логическая структура основной памяти

Структурно основная память состоит из миллионов отдельных однобайтовых

ячеек памяти. Общая емкость основной памяти современных ПК обычно лежит

в пределах от 16 Мбайт до 512 Мбайт. Емкость ОЗУ на один-два порядка превышает емкость ПЗУ: ПЗУ занимает 128 Кбайт, остальной объем — это ОЗУ. Каждая ячейка памяти имеет свой уникальный адрес. Для ОЗУ и ПЗУ отводится, единое адресное пространство.

Адресное пространство определяет максимально возможное количество непосредственно адресуемых ячеек основной памяти. Адресное пространство зависит от разрядности адресных шин, поскольку максимальное количество адресов определяется разнообразием двоичных чисел, которые можно отобразить в и разрядах, то есть адресное пространство равно 2″, где и — разрядность адреса. За основу в ПК взят 16-разрядный адресный код, равный по длине размеру машинного слова. При помощи 16-разрядного представления адреса можно непосредственно адресовать всего 2’e = 65 536 = 64 Кбайт ячеек памяти. Это 64-килобайтовое поле памяти, так называемый сегмент, также является базовым в логической структуре ОП. Следует заметить, что в защищенном режиме размер сегмента может быть иным и значительно превышать 64 Кбайт.

Современные ПК (кроме простейших бытовых компьютеров) имеют основную память, емкостью существенно больше 1 Мбайт. Но память до 1 Мбайт является еще одним важным структурным компонентом ОП — назовем ее непосредственно адресуемой памятью (справедливо полностью только для реального режима). Для адресации 1 Мбайт = 2″ = 1 048 576 ячеек непосредственно адресуемой памяти необходим 20-разрядный код, получаемый в ПК при помощи специальной структуризации адресов ячеек ОП.

Абсолютный (полный, физический) адрес формируется в виде суммы нескольких составляющих, чаще всего используемыми из которых являются: адрес сегмента и адрес смещения.

Адрес сегментасегм) — это начальный адрес 64-килобайтового поля, внутри которого находится адресуемая ячейка.

Адрес смещениясм) — это относительный 16-разрядный адрес ячейки внутри сегмента.

Асегм должен быть 20-разрядным, но если принять условие, что Асегм должен быть обязательно кратным параграфу (в последних четырех разрядах должен содержать нули), то однозначно определять этот адрес можно 16-разрядным кодом, «увеличенным» в 16 раз, что равносильно дополнению исходного кода справа 4 нулями и превращению его, таким образом, в 20-разрядный код. То есть условно можно записать:

Для удобства программирования и оптимизации ряда операций микропроцессоры ПК поддерживают еще две составляющие смещения: адрес базы и адрес индекса. Следует отметить, что процессор ПК может обращаться к основной памяти, используя только абсолютный адрес, в то время как программист может использовать все составляющие адреса, рассмотренные выше.

В современных ПК существует режим виртуальной адресации (Virtual — мнимый, кажущийся, воображаемый). Виртуальная адресация применяется для увеличения адресного пространства ПК при наличии ОП большой емкости (простая виртуальная адресация), или при организации виртуальной памяти, в которую наряду с ОП включается и часть внешней (обычно дисковой) памяти. При виртуальной адресации вместо начального адреса сегмента Асегм в формировании абсолютного адреса Аабс, принимает участие много разрядный адресный код, считываемый из специальных таблиц. Принцип простой виртуальной адресации можно пояснить следующим образом. В регистре сегмента содержится не Асегм а некий селектор, имеющий структуру:

где СЛ — вспомогательная служебная информация; F — идентификатор, определяющий тип таблицы дескрипторов для формирования А (таблицы дескрипторов создаются в ОП при виртуальной адресации автоматически):

● если F О, то используется глобальная таблица дескрипторов (GDT ), общая для всех задач, решаемых в ПК в многозадачном режиме;

● если F 1, то используется локальная таблица дескрипторов (LDT), создаваемая для каждой задачи отдельно.

В соответствии с индексом и идентификатором из GLT или LDT извлекается — 64-битовая строка, содержащая, в частности, и адрес сегмента. Разрядность этого адреса зависит от размера адресного пространства микропроцессора, точнее равна разрядности его адресной шины. Подобная виртуальная адресация используется в защищенном режиме работы микропроцессора. Для большей плотности размещения информации в оперативной памяти (уменьшения сегментированности, характерной для многозадачного режима) часто практикуется сегментно-страничная адресация, при которой поля памяти выделяются программам внутри сегментов страницами размером от 2 до 4 Кбайт. Формирование сегментно-страничной, структуры адресов выполняется автоматически операционной системой. Виртуальная память создается при недостаточном объеме оперативной памяти, не позволяющем разместить в ней сразу всю необходимую информацию для выполняемого задания. При загрузке очередной задачи в оперативную память необходимо выполнить распределение машинных ресурсов, в частности оперативной памяти, между компонентами одновременно решаемых задач (в принципе, ‘ оперативной памяти может не хватить и для решения одной сложной задачи). При подготовке программ в их код заносятся условные адреса, которые должны быть затем привязаны к конкретному месту в памяти. Распределение памяти может выполняться или в статическом режиме до загрузки программы в ОП, или в динамическом режиме автоматически в момент загрузки программы или в процессе ее выполнения. Статическое распределение памяти весьма трудоемко, поэтому применяется редко. Если очевидно, что реальная память меньше требуемого программой адресного пространства, программист может вручную разбить программу на части, вызываемые в ОП по мере необходимости — создать оверлейную структуру программы. Обычно же используется режим динамического распределения памяти.

При динамическом распределении памяти в случае недостаточной емкости ОП полезно воспользоваться виртуальной памятью. В режиме виртуальной памяти пользователь имеет дело не с физической ОП, действительно имеющейся в ПК, а с виртуальной одноуровневой памятью, емкость которой равна всему адресному пространству микропроцессора. На всех этапах подготовки программы, включая ее загрузку в оперативную память, в программе используются виртуальные адреса, и лишь при непосредственном исполнении машинной команды выполняется преобразование виртуальных адресов в реальные физические адреса ОП.

При этом реально программа может размещаться частично в ОП, частично во внешней памяти на жестком диске.

Технология организации виртуальной памяти следующая. Физические оперативная и дисковая (привлеченная к задаче) память и виртуальная память разбиваются на страницы одинакового размера по 4 Кбайт. Страницам виртуальной и физической памяти присваиваются номера, которые сохраняются одними и теми же на весь период решения задачи. Операционная система формирует две таблицы:

● страниц виртуальной памяти,

● физического размещения страниц,

и устанавливает логические связи между ними (рис. 6.2).

На рис. 6.2 видно, что физические страницы могут находиться в текущий момент времени как в оперативной, так и во внешней памяти. Из внешней памяти виртуальные страницы автоматически перемещаются в оперативную только тогда, когда к ним происходит обращение. При этом они замещают уже отработавшие страницы. Страничные таблицы для каждой программы формируются операционной системой в процессе распределения памяти и изменяются каждый раз, когда физические страницы перемещаются из ВЗУ в ОП. Виртуальная память может иметь и сегментно-страничную организацию. В этом случае виртуальная память делится сначала на сегменты, а внутри них на страницы. Принцип организации такой памяти аналогичен рассмотренному выше.

Для ПК характерно стандартное распределение непосредственно адресуемой памяти между ОЗУ и ПЗУ (рис. 6.3).

Основная память в соответствии с методами обращения и адресации делится на отдельные, иногда частично или полностью перекрывающие друг друга области, имеющие общепринятые названия. В частности, обобщенно логическая структура основной памяти ПК общей емкостью 64 Мбайт представлена на рис. 6.4.

Прежде всего, основная память компьютера делится на две логические области: непосредственно адресуемую память, занимающую первые 1024 Кбайт ячеек садресами от 0 до 1024 Кбайт — 1, и расширенную память, доступ к ячейкам которой возможен при использовании специальных программ-драйверов или в защищенном режиме работы микропроцессора.

Драйвер — специальная программа, управляющая работой памяти или внешними устройствами компьютера и организующая обмен информацией между МП, ОП и внешними устройствами компьютера.

Стандартной памятью (СМА — Conventional Memory Area) называется непосредственно адресуемая память в диапазоне от 0 до 640 Кбайт.

Непосредственно адресуемая память в диапазоне адресов от 640 Кбайт до 1024 Кбайт называется верхней памятью (UMA — Upper Memory Area или UMB — Upper Memory Blocks). Верхняя память зарезервирована для служебной памяти (ранее называлась видеопамятью дисплея) и постоянного запоминающего устройства.

В служебной памяти формируются участки-4окна», используемые при помощи драйверов в качестве оперативной памяти общего назначения.

Расширенная память — память с адресами 1024 Кбайт и выше. В реальном режиме имеются два основных способа доступа к этой памяти:

●по спецификации XMS (память ХМА — Extended Memory Аrеа);

●по спецификации EMS(память ЕМА — Expanded Memory Area).

Доступ к расширенной памяти согласно спецификации XMS (Extended Meтоrу Specification) организуется при помощи специального драйвера (например, XMM — eXtended Memory Manager) путем пересылки по мере необходимости отдельных полей ХМА в свободные области верхней памяти (UMA). Эту память иногда называют дополнительной.

Спецификация EMS(Expanded Методу Specification) является более ранней. Согласно этой спецификации доступ реализуется не путем пересылки, а лишь путем отображения по мере необходимости отдельных полей Expanded Memory в свободные области верхней памяти. Отображение организуется путем динамического замещения адресов полей ЕМА в «окнах» UMA размером 64 Кбайт, разбитых на 16-килобайтовые страницы. В окне UMA хранится не обрабатываемая информация, а лишь адреса, обеспечивающие доступ к этой информации. Память, организуемая по спецификации EMS, носит название отображаемой. Поэтому сочетание слов Expanded Memory (ЕМ) иногда переводят как отображаемая память (хотя термин Expanded почти идентичен термину Extended и более точно переводится как расширенный, увеличенный). Для организации отображаемой памяти при работе в реальном режиме процессора необходим драйвер ЕММ.ЕХЕ (Expanded Memory Manager). Отображаемая память медленная и поэтому она постепенно уступает место Extended Memory.

Логическая структура основной памяти

Структурноосновная памятьсостоит из миллионов отдельных однобайтовых ячеек памяти. Общая емкость основной памяти современных ПК обычно лежит в пределах от 16 Мбайт до 512 Мбайт. Емкость ОЗУ на один-два порядка превышает емкость ПЗУ: ПЗУ занимает 128 Кбайт, остальной объем — это ОЗУ. Каждая ячейка памяти имеет свой уникальный адрес. Для ОЗУ и ПЗУ отводится единоеадресное пространство.

Адресное пространство определяет максимально возможное количество непосредственно адресуемых ячеек основной памяти. Адресное пространство зависит от разрядности адресных шин, поскольку максимальное количество адресов определяется разнообразием двоичных чисел, которые можно отобразить в n разрядах, то есть адресное пространство равно 2 n , где n — разрядность адреса. За основу в ПК взят 16-разрядный адресный код, равный по длине размеру машинного слова. При помощи 16-разрядного представления адреса можно непосредственно адресовать всего 2 16 = 65 536 = 64 Kбайт ячеек памяти. Это 64-килобайтовое поле памяти, так называемый сегмент, также является базовым в логической структуре ОП. Следует заметить, что в защищенном режиме размер сегмента может быть иным и значительно превышать 64 Кбайта.

Современные ПК (кроме простейших бытовых компьютеров) имеют основную память, емкостью существенно больше 1 Мбайт. Но память до 1 Мбайта является еще одним важным структурным компонентом ОП — назовем ее непосредственноадресуемойпамятью (справедливо полностью только для реального режима). Для адресации 1 Мбайт = 2 20 = 1 048 576 ячеек непосредственно адресуемой памяти необходим 20-разрядный код, получаемый в ПК при помощи специальной структуризации адресов ячеек ОП.

Абсолютный(полный, физический) адрес (Аабс) формируется в виде суммы нескольких составляющих, чаще всего используемыми из которых являются: адрес сегментаи адрес смещения.

Адрес сегмента (Асегм) — это начальный адрес 64-килобайтового поля, внутри которого находится адресуемая ячейка.

Адрес смещения (Асм) — это относительный 16-разрядный адрес ячейки внутри сегмента.

Асегм должен быть 20-разрядным, но, если принять условие, что Асегм должен быть обязательно кратным параграфу (в последних четырех разрядах должен содержать нули), то однозначно определять этот адрес можно 16-разрядным кодом, «увеличенным» в 16 раз, что равносильно дополнению исходного кода справа 4 нулями и превращению его, таким образом, в 20-разрядный код. То есть условно можно записать:

Для удобства программирования и оптимизации ряда операций микропроцессоры ПК поддерживают еще две составляющие смещения: адрес базы и адрес индекса. Следует отметить, что процессорПК может обращаться к основной памяти, используя только абсолютный адрес, в то время как программист может использовать все составляющие адреса, рассмотренные выше.

В современных ПК существует режим виртуальной адресации (virtual — мнимый, кажущийся, воображаемый). Виртуальная адресация применяется для увеличения адресного пространства ПК при наличии ОП большой емкости (простая виртуальная адресация) или при организации виртуальной памяти, в которую наряду с ОП включается и часть внешней (обычно дисковой) памяти. При виртуальной адресации вместо начального адреса сегмента Асегм в формировании абсолютного адреса Аабс принимает участие многоразрядный адресный код, считываемый из специальных таблиц. Принцип простой виртуальной адресации можно пояснить следующим образом. В регистре сегмента содержится не Асегм, а некий селектор, имеющий структуру:

ИНДЕКС F СЛ

где СЛ — вспомогательная служебная информация; F — идентификатор, определяющий тип таблицы дескрипторов для формирования Асегм (таблицы дескрипторов создаются в ОП при виртуальной адресации автоматически):

l если F = 0, то используется глобальная таблица дескрипторов (GDT), общая для всех задач, решаемых в ПК в многозадачном режиме;

l если F = 1, то используется локальная таблица дескрипторов (LDT), создаваемая для каждой задачи отдельно.

В соответствии с индексом и идентификатором из GLT или LDT извлекается 64-битовая строка, содержащая, в частности, и адрес сегмента. Разрядность этого адреса зависит от размера адресного пространства микропроцессора, точнее равна разрядности его адресной шины. Подобная виртуальная адресация используется в защищенном режиме работы микропроцессора. Для большей плотности размещения информации в оперативной памяти (уменьшения сегментированности, характерной для многозадачного режима) часто практикуется сегментно-страничная адресация, при которой поля памяти выделяются программам внутри сегментов страницами, размером от 2 до 4 Кбайт. Формирование сегментно-страничной структуры адресов выполняется автоматически операционной системой.

Виртуальная память создается при недостаточном объеме оперативной памяти, не позволяющем разместить в ней сразу всю необходимую информацию для выполняемого задания. При загрузке очередной задачи в оперативную память необходимо выполнить распределение машинных ресурсов, в частности, оперативной памяти между компонентами одновременно решаемых задач (в принципе, оперативной памяти может не хватить и для решения одной сложной задачи). При подготовке программ в их код заносятся условные адреса, которые должны быть затем привязаны к конкретному месту в памяти. Распределение памяти может выполняться или в статическомрежиме до загрузки программы в ОП, или в динамическом режиме автоматически в момент загрузки программы или в процессе ее выполнения. Статическое распределение памяти весьма трудоемко, поэтому применяется редко. Если очевидно, что реальная память меньше требуемого программой адресного пространства, программист может вручную разбить программу на части, вызываемые в ОП по мере необходимости — создать оверлейную структуру программы. Обычно же используется режим динамического распределения памяти.

При динамическом распределении памяти в случае недостаточной емкости ОП полезно воспользоваться виртуальной памятью. В режиме виртуальной памятипользователь имеет дело не с физической ОП, действительно имеющейся в ПК, а с виртуальной одноуровневой памятью, емкость которой равна всему адресному пространству микропроцессора. На всех этапах подготовки программы, включая ее загрузку в оперативную память, в программе используются виртуальные адреса, и лишь при непосредственном исполнении машинной команды выполняется преобразование виртуальных адресов в реальные физические адреса ОП. При этом реально программаможет размещаться частично в ОП, частично во внешней памяти на жестком диске.

Технология организации виртуальной памяти следующая. Физические оперативная и дисковая (привлеченная к задаче) память и виртуальная память разбиваются на страницы одинакового размера по 4 Кбайт. Страницам виртуальной и физической памяти присваиваются номера, которые сохраняются одними и теми же на весь период решения задачи. Операционная система формирует две таблицы:

l страниц виртуальной памяти;

l физического размещения страниц,

и устанавливает логические связи между ними (рис. 9.2).

Рис. 9.2. Таблица страниц

На рис. 9.2 видно, что физические страницы могут находиться в текущий момент времени как в оперативной, так и во внешней памяти. Из внешней памяти виртуальные страницы автоматически перемещаются в оперативную только тогда, когда к ним происходит обращение. При этом они замещают уже отработавшие страницы. Страничные таблицы для каждой программы формируются операционной системой в процессе распределения памяти и изменяются каждый раз, когда физические страницы перемещаются из ВЗУ в ОП. Виртуальная память может иметь и сегментно-страничную организацию. В этом случае виртуальная память делится сначала на сегменты, а внутри них на страницы. Принцип организации такой памяти аналогичен рассмотренному выше.

Для ПК характерно стандартноераспределениенепосредственно адресуемой памяти между ОЗУ и ПЗУ (рис. 9.3).

Рис. 9.3. Непосредственно адресуемая память

Основная память в соответствии с методами обращения и адресации делится на отдельные, иногда частично или полностью перекрывающие друг друга области, имеющие общепринятые названия. В частности, обобщенно логическая структура основной памяти ПК общей емкостью 64 Мбайт представлена на рис. 9.4.

Рис. 9.4. Логическая структура основной памяти

Прежде всего, основная память компьютера делится на две логические области: непосредственно адресуемую память, занимающую первые 1024К ячеек с адресами от 0 до 1024К – 1, и расширенную память, доступ к ячейкам которой возможен при использовании специальных программ-драйверов или в защищенном режиме работы микропроцессора.

Драйвер — специальная программа, управляющая работой памяти или внешними устройствами компьютера и организующая обмен информацией между МП, ОП и внешними устройствами компьютера.

Стандартной памятью(CMA — Conventional Memory Area) называется непосредственно адресуемая память в диапазоне от 0 до 640 Кбайт.

Непосредственно адресуемая память в диапазоне адресов от 640 Кбайт до 1024 Кбайт называется верхней памятью (UMA — Upper Memory Area или UMB — Upper Memory Blocks). Верхняя память зарезервирована для служебной памяти (ранее называлась видеопамятью дисплея) и постоянного запоминающего устройства. В служебной памяти формируются участки-«окна», используемые при помощи драйверов в качестве оперативной памяти общего назначения.

Расширенная память — память с адресасами 1024Кбайт и выше. В реальном режиме имеются два основных способа доступа к этой памяти:

l по спецификации XMS (память XMA — eXtended Memory Area);

l по спецификации EMS (память EMA — Expanded Memory Area).

Доступ к расширенной памяти согласно спецификации XMS (eXtended Memory Specification) организуется при помощи специального драйвера (например, XMM —eXtended Memory Manager) путем пересылки по мере необходимости отдельных полей XMA в свободные области верхней памяти (UMA). Эту память иногда называют дополнительной.

Спецификация EMS (Expanded Memory Specification) является более ранней. Согласно этой спецификации доступ реализуется не путем пересылки, а лишь путем отображения по мере необходимости адресов отдельных полей Expanded Memory в свободные области верхней памяти. Отображение организуется путем динамического замещения адресов полей EMA в «окнах» UMA размером 64 Кбайт, разбитых на 16-килобайтовые страницы. В окне UMA хранится не обрабатываемая информация, а лишь адреса, обеспечивающие доступ к этой информации. Память, организуемая по спецификации EMS, носит название отображаемой. Поэтому сочетание слов Expanded Memory (EM) иногда переводят как отображаемая память (хотя термин Expanded почти идентичен термину Extended и более точно переводится как расширенный, увеличенный). Для организации отображаемой памяти при работе в реальном режиме процессора необходим драйвер EMM.EXE (Expanded Memory Manager).. Отображаемая память медленная и поэтому она постепенно уступает место Extended Memory.

В реальном режиме расширенная памятьможет быть использована главным образом для хранения данных и некоторых программ OC. Часто расширенную память используют для организации виртуальных (электронных) дисков. Исключение составляет HMA, которая может адресоваться и непосредственно при использовании драйвера HIMEM.SYS (High Memory Manager). Область HMA может использоваться для хранения любой информации, в том числе и программ пользователя. Возможность непосредственной адресации высокой памяти обусловлена особенностью сегментной адресации ячеек ОП, поскольку в этой концепции максимально возможный адрес ячейки памяти с непосредственной адресацией формируется из максимально возможного адреса сегмента FFFFF, то есть 1024 2 – 1 — верхняя граница непосредственно адресуемой верхней памяти, плюс максимально возможный адрес смещенияв этом сегменте FFFF — получаем верхнюю границу непосредственно адресуемой высокой памяти.

Вопросы для самопроверки

1. Приведите классификацию запоминающих устройств ПК и дайте краткую характеристику отдельных классов.

2. Что такое и где используется статическая оперативная память, динамическая оперативная память?

3. Поясните назначение и классификацию кэш-памяти компьютера.

4. Поясните физическую структуру основной памяти.

5. Почему иногда при решении сложных задач увеличение объема оперативной памяти в компьютере приводит и к увеличению его производительности?

6. Назовите и поясните основные типы модулей ОЗУ.

7. Назовите основные типы оперативной памяти, поясните и сравните их.

8. Какой тип ОП является наиболее эффективным и почему?

9. Что такое ПЗУ, каково его назначение и в чем особенности ПЗУ типа Flash?

10. Поясните логическую структуру ОП.

11. Рассмотрите и поясните разницу в организации Extended и Expanded видов памяти.

12. Почему Expanded-память не используется для хранения программ?

13. Как адресуются ячейки ОП в реальном режиме работы микропроцессора?

14. Что такое виртуальная адресация и виртуальная память?

Структура логической памяти ПК

Читайте также:

  1. II. Психокоррекция как один из методов психологической помощи
  2. II. Рекомендуемая структура плана финансового оздоровления
  3. А. Понятие биологической продуктивности
  4. АДМИНИСТРАТИВНО-ПРАВОВЫЕ ОТНОШЕНИЯ: ПОНЯТИЕ, ОСОБЕННОСТИ, СТРУКТУРА, ВИДЫ.
  5. Административно-территориальное деление России в начале ХХ в. Сословная структура. Социальный состав общества
  6. Актуальность психологической подготовки будущего врача
  7. Антигенная структура бактериальной клетки.
  8. Антигенная структура.
  9. Антигенная структура.
  10. Антигенная структура: имеет групповой О-антиген и специфический Н-антиген.
  11. АТП. Организационная структура автотранспортного предприятия
  12. Афинский театр, хор и актеры, театральный реквизит, декорации, структура драмы.

Для ПК характерно стандартное распределение непосредственно адресуемой памяти между ОЗУ, ПЗУ и функционально ориентированной информацией. (рис. 1)
Основная память в соответствии с методами доступа и адресации делится на отдельные, иногда частично или полностью перекрывающие друг друга области, имеющие общепринятые названия. В частности, укрупнено логическая структура основной памяти ПК общей емкостью, например, 16 Мбайт представлена на рисунке 1.

Стандартная память 640 Кбайт Верхняя память 384 Кбайт
64 Кбайта Область служебных программ и данных ОС 576 Кбайт Область программ и данных пользователя 256 Кбайт Область видеопамяти дисплея и служебных программ 128 Кбайт Область программ начальной загрузки ОС и др.
ОЗУ ПЗУ

Рис. 1. Распределение 1-Мбайтной области ОП

Непосредственно адресуемая память Расширенная память
Стандартная (обычная) память (СМА) Верхняя память (блоки UMA) Высокая память (HMA)
640 Кбайт 384 Кбайта 64 Кбайта

Рис. 2. Логическая структура основной памяти

Прежде всего основная память компьютера делится на две логические области: непосредственно адресуемая память, занимающую первые 1024 Кбайта ячеек с адресами от 0 до 1024 Кбайт — 1, и расширенную память, доступ к ячейкам которой возможен при использовании специальных программ-драйверов.
Драйвер — специальная программа, управляющая работой памяти или внешним устройством ЭВМ и организующая обмен информацией между МП, ОП и внешними устройствами ЭВМ.
Стандартной памятью (CMA — Conventional Memory Area) называется непосредственно адресуемая память в диапазоне от 0 до 640 Кбайт.
Непосредственно адресуемая память в диапазоне адресов от 640 до 1024 Кбайт называется верхней памятью (UMA — Upper Memory Area). Верхняя память зарезервирована для памяти дисплея (видеопамяти) и постоянного запоминающего устройства. Однако обычно в ней остаются свободные участки — «окна», которые могут быть использованы при помощи диспетчера памяти в качестве оперативной памяти общего назначения.
Расширенная память — это память с адресами 1024 Кбайта и выше.
Непосредственный доступ к этой памяти возможен только в защищенном режиме работы микропроцессора.

В реальном режиме имеются два способа доступа к этой памяти, но только при использовании драйверов:
== по спецификации XMS (эту память называют тогда XMA — eXtended Memory Area);
== EMS (память называют EM — Expanded Memory).

Доступ к расширенной памяти согласно спецификации XMS (eXtended Memory Specification) организуется при использовании драйверов XMM (eXtended Memory Manager). Часто эту память называют дополнительной, учитывая, что в первых моделях персональных компьютеров эта память размещалась на отдельных дополнительных платах, хотя термин Extended почти идентичен термину Expanded и более точно переводится как расширенный, увеличенный.
Спецификация EMS (Expanded Memory Specification) является более ранней. Согласно этой спецификации доступ реализуется путем отображения по мере необходимости отдельных полей Expanded Memory в определенную область верхней памяти. При этом хранится не обрабатываемая информация, а лишь адреса, обеспечивающие доступ к этой информации. Память, организуемая по спецификации EMS, носит название отображаемой, поэтому и сочетание слов Expanded Memory (ЕМ) часто переводят как отображаемая память. Для организации отображаемой памяти необходимо воспользоваться драйвером EMM386.EXE (Expanded Memory Manager) или пакетом управления памятью QEMM.

Расширенная память может быть использована главным образом для хранения данных и некоторых программ ОС. Часто расширенную память используют для организации виртуальных (электронных) дисков.

Исключение составляет небольшая 64-Кбайтная область памяти с адресами от 1024 до 1088 Кбайт (так называемая высокая память, иногда ее называют старшая: HMA — High Memory Area), которая может адресоваться и непосредственно при использовании драйвера HIMEM.SYS (High Memory Manager) в соответствии со спецификацией XMS.HMA обычно используется для хранения программ и данных операционной системы.

Логическая организация памяти или логическая память вычислительной системы является предметом рассмотрения уровня операционной системы и рассмотренная в качестве примера структура логической памяти ПК является частным случаем ее организации. Но тем не менее можно отметить общие черты, характерные для логической структуры памяти независимо от того будь это ПК или мейнфрэйм.

Илон Маск рекомендует:  Тег группирования столбцов colgroup

Во-первых любая вычислительная система ,а точнее ее операционная система имеет так называемые постоянно- распределенные области памяти, о которых мы уже упоминали. Эти области обычно располагают в начале памяти и обращение к ним непосредственно по реальным или физическим адресам. В этих областях размещают системные данные: таблицы преобразования для виртуальных адресов, таблицу векторов для обработки прерываний (ПК), старые и новые слова состояния программ обработки всех видов прерываний(PSW системы IBM), управляющую информацию для системы ввода вывода и информацию о ее состоянии, информацию о состоянии процессора и самой памяти и т.д.

Во-вторых, это области памяти, предназначенные для программ операционной системы и программ пользователей, размеры и число которых зависит от архитектуры самой системы. А также области памяти ,выделенные системе ввода вывода для хранения состояния всех текущих операций ввода вывода для каждого устройства.

На выше приведенных рисунках приведены схемы распределения областей физической памяти по функциональному назначению( структура логической памяти)

Дадим краткую характеристику некоторым областям .

VGA и MDA области памяти (0A000-0BFFFF)

Видео карты используют эти полученные в наследство области адресного пространства для маркировки своих буферов. По умолчанию доступ к этим областям передается на хаб- интерфейс, связывающий северный мост(MCH) c южным мостом (ICH), на котором расположены контроллеры всех интерфейсов ввода вывода. Однако ,если биты доступности к VGA установлены в конфигурационном регистре северного моста, то транзакции из этих областей пересылаются в графический адаптер AGP, подсоединенный к северному мосту то есть эти области передаются в распоряжение AGP. Но если в системе при конфигурации обнаружен монохромный адаптер, то область адресного пространства в памяти MDA передается безусловно этому адаптеру и все транзакции направленные в эту область переадресуютcя в MCH в южный мост.

Эта область памяти разбивается на три части

— расширенная область для ISAшины( 000C0000-000D0000)

-расширенная область BIOS (000E 0000-000E FFFF)

-область системного BIOS (000F0000-000FFFFF) по умолчанию после сброса эта область закрыта для чтения и записи и все обращения к ней транслируются на хаб – интерфейс к микросхеме BIOS.

Однако MCH может копировать BIOS в свою память при установке соответствующего режима в контроллере памяти.

Распределение областей памяти выше 1МГБ.

ISA HOLE MEM. SPASE (окно в памяти для ISA)

BIOS может открыть окно между 15мгб и 16мгб для переадресации транзакций на хаб- интерфейс, вместо того чтобы завершить на системной памяти.

TSEGSMM (Сегмент области памяти для режима SMM)

Эта область памяти находится под управлением программного обеспечения, осуществляющего режим SMM в системе ,этот регион памяти может быть размером от 128клб до1мгб. Доступ в эту область возможен, если она открыта или MCH получает специальный код транзакции на системной шине. В случае если область открыта, а агент на шине пытается обратится с несанкционированным для него обращением в эту область, транзакция аннулируется.

Верхняя область памяти для режима SMM (FEDA0000-FEDBFFFF)

Эта кэшируемая область адресного пространства дает возможность переадресации при обращении к ней в совместимую некэшируемую область между 000A 0000-000BFFFF.

Технология горячей замены выделяет дляAGP достаточное пространство для всех устройств , расположенных за мостом PCI-PCI,соединяющим AGP c системной шиной. Все обращения в эту область декодируются и передаются в AGP.

Область памяти I/O APIC (FEC00000-FEC7FFFF)

Эта область используется для связи контроллеров прерывания APIC , которые могут быть размещены на системной шине. Ввиду использования технологии горячей замены возникают трудности с идентификацией их на шине ,поэтому для них отводится область фиксированных адресов в памяти ,то есть используется технология адресации внешних устройств с отображением на адресное пространство памяти. Все обращения в область I/O APIC со стороны процессора пересылаются на хаб- интерфейс в южный мост.

Область для фиксации прерываний на системной шине (FEE00000-FEEFFFF)

Эта область используется для передачи прерываний на системную шину. Любое устройство на AGP или на хаб- интерфейсе может формировать цикл обращения по записи в память по адресу 0FEEх хххх. MCH принимает эту запись совместно с данными на шине согласно протокола шины PCI и продвигая дальше на шину как сообщение о прерывании, блокируя цикл записи в память.

1.Физические структуры адресных запоминающих устройств и их классификация.

2. Динамическая память DRAM . Функционирование, физические процессы при записи /считывании данных, временные параметры и характеристики

3.Средства повышения производительности памяти. Модульное построение памяти. Регенерация динамической памяти.

В основу концепции физической организации адресных запоминающих устройств заложен принцип однозначного соответствия между каждым элементом данных из области данных и соответствующим ему элементом(адресом) из области адресного пространства .

Значение адреса выражают величиной двоичного n-разрядного числа, то есть всевозможные комбинации этого числа, определяемые как N=2*n будут определять число элементов данных по- другому ее объем.

Так что же представляет собой элемент данных в памяти

Минимальным элементом в двоичном коде является бит значение которого принимает 0или1.

Вычислительная система а по другому ее программно –аппаратный комплекс оперирует в основном не каждым битом (хотя такие операции существуют) а над их группами( символы ,байты , слова) поэтому в качестве минимального элемента к которому организуют обращение со стороны процессора к памяти почти во всех современных вычислительных системах используют байт.

И так обращаясь за байтом в оперативную память мы в тоже время обращаемся ко всем битам входящим в состав байта а это возможно только в случае ,если все биты байта адресовать одним и тем же значением адреса.

В случае обращения за группой байт мы обязаны откинуть (не учитывать) младшие разряды адреса в количестве p=logn по основанию2 а n-количество одновременно выбираемых байт.

Технологически решить эту задачу можно по разному.

Можно организовать физическую структуру, в которой происходит обращение к одному биту и объединить несколько таких структур с запараллеливанием их соответствующих адресных входов.

А можно организовать обращение к нескольким элементам памяти одновременно внутри самой структуры путем их подключения к одной и той же линии выборки.

В первом случае физическая организация памяти строится по матричному способу подобно декартовой системе координат которой как известно каждой точке определены значения координат X и Y, так и в матричной структуре местонахождение элемента данных (бита) определяется однозначно на пересечении двух линий выборки по X и Y.Активизация этих линий происходит при дешифрации значений, поступающих на ДШX и ДШY, которые представляют части значения адреса.

Во втором случае используется один дешифратор то есть все биты значения адреса подают на него , который вырабатывает лишь один активный сигнал в каждом случае. Эти сигналы подаются по шинам в память, каждая шина активирует сразу несколько элементов ,подключенных к ней.

В зависимости от применения одного из способов или их совместного применения классифицируют различные структуры учитывая при этом еще и количество шин управления подводимых к элементам данных в памяти.

Исходя из выше сказанных замечаний рассмотрим различные физические структуры адресных запоминающих устройств.

Для того чтобы осуществить запись или чтение в адресные ЗУ к каждому элементу этого ЗУ хранящему минимальную информацию (бит) необходимо подавать управляющую информацию в виде адресных и информационных (данных) сигналов в зависимости от количества физических линий, используемых для этих целей и их использование для передачи логических значений сигналов различают структуры 2D,3D, 2.5D, 2DM.

Где D (dimension)- размер

А число — определяющее число линий адресных, и линий записи/считывания подводимы к каждому элементу памяти. Причем при подсчете линий записи и линий чтения принимают за 1. Структура 2D,3D, 2.5D характерны были при использовании элементов на магнитные сердечники, которые мы и рассмотрим.

Структура 2DM характерна для современных памятей, при организации матриц из элементов собираемых на базе транзисторов, в которых в качестве запоминающего элемента используется емкость изолированного стока, выполняющая функцию конденсатора.

Запоминающее устройство типа 2D имеет двух координатную выборку, причем только одна координата связана со значением адреса, который определяет адрес выбираемого слова, то есть структура построенная по второму способу. Вторая координата

не связанная с шиной адреса используется для управления разрядом в слове при записи и считывании. Координата представляет две гальванически развязанные шины шину записи и шину считывания, к которым подключены усилители записи и считывания соответственно.

Фзап1

Блок –схема памяти 2D

В режиме записи и считывания в координатную обмотку подаются токи разного направления, причем ток осуществляющий считывание по величине в два раза больше и должен осуществлять

перемагничивание сердечника (перевод его в нулевое состояние)

В случае единичного состояния сердечника при считывании в обмотке считывания наводится ЭДС величина тока которой определяет считывание единицы. Если сердечник находился в состоянии нуля, то ток в обмотке считывания отсутствует, так как отсутствует изменение магнитного потока, а ток помехи, возникающий от перемагничивания по частичному циклу усилителем чтения не воспринимается.

Ток записи должен быть по амплитуде равным 1/2

тока чтения и быть направлен в противоположном направлении и только в случае тока записи, подаваемого в обмотку записи разряда и имеющего то же направление, что и ток записи в адресной обмотке по сумме двух токов осуществляется перевод сердечника в состояние “1”.

В случае записи нуля ток в обмотке записи отсутствует, а величина тока записи в адресной обмотке не достаточна чтобы перевести сердечник в состояние ‘1’.

Анализируя вышесказанное можно сделать следующий вывод:

Данная структура при использовании в качестве элемента памяти магнитный сердечник при каждом обращении независимо от вида операции (запись или чтение) реализует два смежных цикла ЧТЕНИЕ-ЗАПИСЬ, с той лишь разницей, что при чтении считанные данные возвращаются обратно в память, а при записи, в предварительно обнуленные ячейки в цикле чтения, новые данные

управляют усилителями записи.

Функциональная схема элемента памяти в структуре 2DM.

Структура 2DM стала представлять дальнейшую модификацию уже существовавших ранее структур 2D и 2,5D.

От архитектуры 2D в 2DM использована возможность одновременной активизации n элементов (слова, страницы); от 2,5D взята возможность управления поразрядного считывания и записи из матрицы, другими словами говоря в матрице 2DM стали размещать элементы не одного разряда а нескольких как в 2D при чем объединив гальванически три шины в одну ,а именно, координатную Y, разрядной записи и разрядной шины считывания

благодаря использованию в качестве запоминающего элемента транзистора с изолированным стоком, используемого в качестве обкладки накопительного конденсатора. Отметим еще раз что структура 2D на магнитных элементах ,функционирующих на принципе закона электромагнитной индукции такого объединения не допускает.

Выбор той или иной физической структуры, рассмотренные нами выше, является только частью этапа проектирования памяти. Структура определяет только топологию накопительного блока памяти , число адресных и управляющих шин подводимых к каждому элементу для хранения данных, но не определяет временных параметров и соотношений сигналов, поступающих по этим шинам к элементам. Для того чтобы устанавливать эти параметры(длительность сигналов и и их задержки относительно друг друга) необходимо знать физические процессы, происходящие в накопительном блоке при считывании и записи данных .

Проектирование временных диаграмм, определение вида и числа сигналов ,управляющих работой накопительного блока это и есть разработка протокола связи (интерфейса) памяти с вычислительной системой (процессором). Протокол реализуется блоком управления памятью. Конструктивно блок управления памятью может находиться как в составе процессора, так и на системной плате внедренным в системный чипсет, а может находиться и в самой микросхеме (внутренний контроллер). Поэтому прежде чем рассматривать организацию современных памятей с повышенным быстродействием рассмотрим основные моменты работы DRAM и процессы происходящие в ней при считывании и записи данных.

1.В режиме хранения ЛВ пассивна транзистор закрыт.

При выборке элемента на линию выборки подается напряжение, открывающее транзистор.

2. Перед активизацией выборки элемента на линию ЛЗС через ключ 3 подается напряжение V/2. Как только будет подан сигнал на линию выборки (ЛВ) ключ к3 размыкается.

С момента подключения С заряда к линии записи/считывания начинается процесс перезаряда выравнивание потенциалов между С лзс и С заряда. Предположим что С заряда была разряжена до 0(запись 0) тогда т.к С лзc была заряжена напряжением V/2 то

После перезаряда исходя из закона сохранения заряда Qлзс=(Cлзс+С3)*(V/2-∆U)

Откуда величина ∆U=V*Cзаряда/2*Слзс

Величина ∆U тем больше, чем меньше Слзс. В случае записи 1 в элементе Слзс будет подзаряжено до величины V/2+∆U

Для повышения уровня ∆U в технологии изготовления матриц в структуре 2DM с элементом памяти полупроводников также используют следующие технологические приемы:

А) увеличение емкости С заряда за счет диэлектрика, имеющего высокую диэлектрическую постоянную.

Б) уменьшение емкости ЛЗС за счет разрезания ЛЗС на 2 части и распределение запоминающих элементов поровну между ними. При этом для считывания данных из элементов памяти в разрыв включают дифференциальный усилитель, формирующий выходной сигнал считывания на значении разности потенциалов поступающих на его 2 входа.

В качестве примера рассмотрим работу схемы усилителя-регенератора используемого в памяти 2DM.

Схема представляет триггерный усилитель, функционирующий при подачи на затворы Т1П и Т2П сигнала «Подготовка», который формируется при считывании данных из запоминающего элемента с линий ЛЗСА или ЛЗСВ. Переключение триггера будет зависеть от значений потенциалов формирующихся при считывании, т.к. активной будет только одна линия, другая всегда будет сохранять значение предварительного перезаряда, которым были заряжены обе линии перед считыванием.

И так если с ЛЗСА если 1 то

Триггер принимает состояния Т2-отрытый, Т1- закрытый, формируя на Vлзсв=0, Vлзса=V, осуществляя регенерацию на линии считывания ЛЗСА, откуда производилось считывание, т.е. элемент считывания будет дозаряжен до значения V. Если с ЛЗСА был считан 0, то триггер принимает состояние противоположное выше описанному. Т1 будет открыт, а Т2 закрыт т.к. Vлзса=V/2-∆U, Vлзсв=V/2

И запоминающий элемент будет разряжен до 0. При считывании информации с линии ЛЗСВ например 1

Vлзсв=V/2+∆U, Vлзса=V/2 и состояние триггера будет такое же как при считывании 0 к линии ЛЗСА и при считывании 0 будет такое же как при считывании 1 с ЛЗСА.

Для того чтобы иметь однозначные значения триггера независимо от считываемой линии организуют инверсионную запись информации в одну из линий, Таким образом фиксируя значения триггера при считывании 0 или 1 независимо от линий считывания

Ознакомившись с процессами, происходящими в памяти при записи и считывании, рассмотрим ее функционирование и временную диаграмму ее работы.

Современная архитектура памяти с произвольным доступом имеет матричную организацию массива запоминающих элементов. Адрес для выбора соответствующего элемента, хранящего информацию, подаётся на модуль памяти за 2 такта (адрес строки, и адрес столбца) с целью экономии числа адресных имен, использую мультиплексирование.

1. Выбор (доступ к элементу памяти) начинается с подачи , по которому во внутреннем контроллере памяти запускается формирователь ФТС1, формирующий и . По осуществляется приём адреса строки в буферный регистр и активация ДШХ, на выходе которого активизируется одна из линий выборки в результате чего осуществляется подключение запоминающих элементов к линиям ЛЗСА или ЛЗСВ

2. Одновременно сигнал блокирует ключи КЛ1

1) Снимая с ЛЗСА и ЛЗСВ, потенциал одной из которых будет определяться значением потенциала ,которым обладает информационная емкость С , а другая (пассивная) сохранять значение

3. Формируется сигнал по которому подается питание на усилитель- формирователь триггерного типа . С этого момента начинается процесс регенерации и потенциал активной линии ЛЗСА V, а пассивной ЛЗСВ 0 (считывание 1 с ЛЗСа)

4. К моменту должен при высоком запускается ФТС2 и формируются в результате действия которых осуществляется прием кода столбца его дешифрация в результате чего на одном из выходов дешифратора появится активный уровень ,открываются ключи 2 и считанная информация при условии, что открыт ключ 4 поступает на внешнюю шину.

5.Состояние триггерного усилителя- формирователя сохраняется в течении длительности , которая должна быть достаточной для приёма информации из модуля следующим звеном передачи информации в процессор.

6. Сигнал выполнив свою функцию совместно с становятся высокими,, подготавливая модуль памяти для следующего обращения.

Время между двумя должно быть достаточным для того, чтобы восстановить на ЛЗСА, ЛЗСВ значение . Для того, чтобы можно было обратиться к строке.

Дадим определения основным временным параметрам работы памяти.

ТRСD- время ,определяющее задержку подачи сигнала CAS относительно RAS.Эта задержка необходима для дешифрации адреса строки , активизации линии выборки и отключения линий ЛЗС от источника предзаряда.

TCL- время появления данных на линиях записи считывания от начала активизации сигнала CAS. Время отводимое для приема адреса столбца на дешифрацию и переключение ключа КЛ4,разрешающего выдачу данных с шин ЛЗС

TRAS-полное время цикла записи считывания данных из памяти.

TPR- время предзаряда шин ЛЗС, по другому, время необходимое для восстановления значения напряжения на линиях ЛЗС до величины V/2 в нашем случае , определяется временем срабатывания ключей КЛ1 и постоянной заряда линий ЛЗС

TRAS + TRP- минимальное время, через которое возможно следующее обращение к памяти.

1. Одним из первых методов повышения быстродействия памяти была технология расслоения данных в физической структуре памяти и применения метода чередования адресов обращения за данными в такой памяти. Поэтому прежде чем рассматривать другие методы, а в частности те ,что используются в современных архитектурах, отдавая дань первым разработкам, остановимся подробнее на этом методе.

Этот метод основан на модульном построении памяти ,технологию которого рассмотрим позже, и является одним из частных случаев построения памяти с физической организацией памяти в банки. Физическим банком принято считать модуль или группу модулей памяти, которые устанавливаются одновременно для обеспечения ширины выборки данных из памяти на системную шину .

Такая организация позволяет управлять размером области информационного пространства системной памяти , добавляя или удаляя модули из памяти.

При построении памяти с использованием банков из разрядной сетки адреса выделяют разряды для адресации номера банка, к которому производится обращение . В зависимости от весов этих разрядов ( местоположения в адресной сетке) формируются различные конфигурации банков.

Так ,например, выбрав для адреса банков младший разряд адреса обращения к памяти мы размещаем четные элементы в одном банке а нечетные в другом а используя технологию чередования адресов обращения к памяти повышаем ее производительность.

И так — расслоение оперативной памяти.- это метод многомодульного построения с веерной адресацией (чередованием) при которой смежные адреса информационных единиц, соответствующих ширине выборки (слова, двойные слова, и т.д.) принадлежат (размещаются) разным модулям.

Следовательно, размещая четные слова в одном, а нечетные в другом модуле при записи и организуя чтение их одновременно, при выборке получим в случае последовательного обращения по адресам увеличение производительности работы памяти. При этом будет необходим коммутатор (мультиплексор) который будет выдавать по системную шину требуемое слово.

Модуль нечет адресов

Как следует из анализа работы схемы, и временной диаграммы работы памяти строка находится в активном состоянии на протяжении всего времени длительности сигнала , а величины потенциалов определяются значениями выходов триггера усилителя — регенератора пока на него подаётся питание во время длительности Ф2.

И так если предположить, что оставляя состояние длительное время, строка будет активной и Ф2 зафиксировать на триггере, а подавая серию , и адреса столбцов в модуль памяти, получим увеличение быстродействия. Именно в таком режиме работает FPM.

Частота следования , определяет время необходимое для передачи данных из памяти в процессор.

Так вот если ввести буферный регистр, который будет сохранять данные, то частоту следов. можно увеличить.

Данные считываются и принимаются в буфер

В памяти ЕДО серия поступает из контроллера памяти в модуль.

Дальнейшее увеличение быстродействия было реализовано BEDO- Best External Data Out путём введения в модуль счётчика число импульсов которого определяется длинной пакета, а адрес колонки передается в память только при первом обращении.

внутренний счетчик CAS

Архитектура памяти SDRAM.

Хотя SDRAM содержит внутри память DRAM, работающую как EDO, принцип управления модулем SDRAM совершенно другой, а улучшение производительности достигнуто путем “ скрытой” внутренней работы DRAM специальными методами по другому внедрением аппаратных средств, а именно:

1.Синхронизация всех операций в памяти тактовой частотой системной шины .

2.Разделение микросхемы SDRAM на внутренние банки (логические) . Такое решение позволило реализовать режим чередования страниц, давший возможность исключить задержки, связанные с регенерацией, и организовать непрерывность потока данных.

3.Конвейерная обработка данных позволила производить обращение по новому адресу столбца в каждом тактовом цикле, кроме того подобно EDO микросхема SDRAM имеет внутренний счетчик потока, определяющий количество слов в потоке, и устанавливаемый из регистра режима.

4.Регистр режима предназначен не только для хранения размера потока но и информации о типе потока(последовательное считывание или с чередованием) то есть SDRAM является устройством с программируемыми параметрами, которые и заносятся в выше упомянутый регистр.

Запись в него осуществляется в специальном цикле из внешнего контроллера памяти, данные передаются по адресной шине.

После такта записи в регистр режима следует обязательно пустой такт NOP. По окончании двух тактов инициализации начинается цикл обращения к памяти с команды “активизация”, во время выполнения которой из внешнего контроллера в SDRAM передается адрес внутреннего банка по шинам адреса и адрес строки в банке.

Указав на архитектурные особенности SDRAM,остановимся на них подробнее. Ну , во-первых, в архитектуре SDRAM вводится понятие логического банка. Вначале мы упоминали о модульном построении памяти , так вот распространяя выше упомянутую технологию на внутреннюю архитектуру самой микросхемы памяти мы приходим к понятию логический банк.

По сути физическая организация микросхемы, в которой хранятся данные (матрица) в случае организации логических банков с технологической точки зрения можно представить как набор независимых друг от друга матриц ,на которые разрезали одну большую матрицу микросхемы ,сохранив подачу одних и тех разрядов адреса строк и колонок на их дешифраторы, дополнительно подавая значения номера банка для активизации суббматрицы ,хранящей информацию того или иного банка.

Возникает вопрос. Так почему же эти внутренние банки микросхемы назвали логическими.

Ответить можно на него ссылаясь, например, на аналогичное понятие как логический диск. Логический диск-это часть дискового пространства(цилиндры или несколько дорожек) физического диска видимых вышестоящему уровню операционной системы как независимый управляемый объект, так же и логический банк, находящийся внутри микросхемы для программы видится как отдельный объект со своей памятью, к которой можно производить обращение.

Такое разрезание сделало независимыми строки разных банков, что позволило открывать последовательностью команд “активизация” их в банках в каждом цикле работы памяти и производить независимые обращения .

Если внешний контроллер “знает,” какие данные следует передать в банк, и в каком банке они находятся в случае их размещения в одном и том же физическом банке, то он может организовать обмен данными между логическими банками с задержкой в один цикл.

Реализация конвейера при считывании данных из памяти иллюстрируется на вышеприведенной схеме и временной диаграмме. Суть заключается в том что прием адреса столбца в буферный регистр и активизация дешифратора осуществляются двумя сериями синхронизации, смещенными во времени на такт поэтому регистр адреса столбца, передав информацию на входы дешифратора в течение текущего такта, становится свободным для приема следующего адреса колонки к началу фронта следующего синхроимпульса; а в это же время начинается дешифрация адреса предыдущей колонки таким образом данные из памяти будут выдаваться в каждом следующим такте системной шины.

Как видно из схемы для организации пакетного режима из внешнего контроллера необходимо передать адрес первой колонки(начало пакета) и значение загружаемое в счетчик(длину пакета) . Из вышесказанного следует что для организации пакетного режима требуется подготовительная операция ,которая и осуществляется в специальной команде “установка регистра режима”из внешнего контроллера.

Внешний контроллер в свою очередь для реализации протокола связи с модулем памяти имеет свой регистр режима, управляемый как внутренней аппаратной логикой, так и выше стоящим уровнем (программой) через процессор из которого и поступает тот или иной приказ на установку режима работы.

Каким образом осуществляется связь процессора с внешним контроллером памяти мы разберем в дальнейшем, а сейчас отметим то ,что регистр режима внешнего контроллера реализует следующие режимы по коду получаемому из программы или от внутренней логики

nop(нет операции) -001

все банки закрыть -010

уст регистра режима -011

нормальная операция — 111

МОДУЛЬНОЕ ПОСТРОЕНИЕ ПАМЯТИ

Так как микросхемы памяти по глубине своего адресного пространства, которое определяется числом входов подаваемых на адресные входы микросхем не обеспечивает в большинстве случаев объем системной памяти, то при расчете в первую очередь проводят расчет субмодуля — узла из количества микросхем, обеспечивающих ширину выборки.

L/m – количество микросхем,

Ввиду того, что из памяти считывается L разрядов одновременно, где количество считываемых байт равно L/8, а в памяти адресуется каждый байт, то для адресации одновременно считываемых байт из памяти мы обязаны откинуть справа в адресной сетке «Р» разрядов.

. Или — количество одновременно считываемых байт. Оставшиеся разряды будут использованы следующим образом:

Логическая структура памяти в A- и R-профилях

Адресное пространство

Архитектура ARM использует плоское адресное пространство размером 4 Гбайта. Адресами памяти являются беззнаковые целые числа длиной 32 бита. Физически на эти адреса отображается как собственно память (оперативная и постоянная), так и устройства ввода-вывода.

При вычислении адресов операндов, находящихся в памяти, используется 32-разрядная арифметика, а выход за пределы разрядной сетки игнорируется. Таким образом, при последовательном увеличении адресов после адреса FFFF_FFFF следует адрес 0000_0000, а при последовательном уменьшении — наоборот. Однако код программы не должен пересекать границу памяти: если при последовательном продвижении регистра PC произойдёт «свёртка» адреса, результат будет непредсказуем. Непредсказуемым окажется и результат выполнения инструкций чтения и записи данных, если используемая ими область данных пересекает границу адресов между FFFF_FFFF и 0000_0000.

Илон Маск рекомендует:  Несколько псевдоэлементов

Порядок следования байтов в многобайтовых величинах

Архитектуры до версии ARMv6 предусматривают два порядка следования байтов в полусловах и словах: «младший-старший» (little-endian, LE) и «старший-младший» с постоянным положением слов (big-endian word invariant, BE-32; подробнее эти порядки будут описаны в последующих подразделах). Производители процессоров были вольны сами выбирать, какой из возможных порядков следования байтов поддерживать. Допускалась и поддержка обоих порядков; в этом случае производитель определял, каким образом будет устанавливаться порядок, активный сразу после сброса процессора, и поддерживается ли возможность его программной смены. Теоретически могла возникнуть ситуация, когда процессор после сброса начинал работать с порядком «младший-старший», но был подключен к памяти, поддерживающей порядок «старший-младший»; в таком случае одним из первых действий программы было переключение процессора в режим «старший-младший» (это необходимо было сделать раньше, чем произойдёт первое обращение к байту или полуслову данных или же начнёт выполняться код Thumb).

В версии ARMv6 появилась поддержка смешанного порядка следования байтов (mixed endian), называемого также порядком «старший-младший» с постоянным положением байтов (big-endian byte invariant, BE-8). В отличие от BE-32, порядок BE-8 распространяется только на доступы к данным; при выборке команд при установленном режиме BE-8 используется порядок LE. Все процессоры ARMv6 обязаны поддерживать порядки LE и BE-8; поддержка порядка BE-32 является необязательной.

Порядок LE

При порядке LE младший байт полуслова, выровненного по границе полуслова и расположенного по адресу A (он будет кратен 2), находится по адресу A, а старший байт — по адресу A+1. Младший байт слова, выровненного на границу слова и расположенного по адресу A (он будет кратен 4), находится по адресу A, следующий за ним байт — по адресу A+1, третий байт — по адресу A+2 и четвёртый, самый старший байт — по адресу A+3.

Если осуществляется доступ к нескольким словам подряд (например, выполняется считывание двойного слова), то адрес младшего слова будет равен A, следующего за ним — A+4 и так далее.

Возможность доступа по невыровненным адресам определяется версией архитектуры процессора и несколькими управляющими битами. Подробнее об этом будет сказано ниже в соответствующем подразделе.

Порядок BE-32

При порядке BE-32 старший байт полуслова, выровненного по границе полуслова и расположенного по адресу A (он будет кратен 2), находится по адресу A, а младший байт — по адресу A+1. Старший байт слова, выровненного на границу слова и расположенного по адресу A (он будет кратен 4), находится по адресу A, следующий за ним байт — по адресу A+1, третий байт — по адресу A+2 и четвёртый, самый младший байт — по адресу A+3.

Если осуществляется доступ к нескольким словам подряд (например, выполняется считывание двойного слова), то адрес младшего слова будет равен A, следующего за ним — A+4 и так далее, т.е. слова идут в порядке «младший-старший», как и при порядке LE, хотя байты в них расположены в порядке «старший-младший». Именно это обстоятельство подчёркивается в названии данного порядка следования байтов: «старший-младший» с постоянным положением слов.

Возможность доступа по невыровненным адресам определяется версией архитектуры процессора и несколькими управляющими битами. Подробнее об этом будет сказано ниже в соответствующем подразделе.

Порядок BE-8

Как уже указывалось, порядок BE-8 появился в версии ARMv6 и распространяется только на доступы к данным; когда он активен, выборка инструкций производится в соответствии с порядком LE.

В отличие от порядка BE-32, порядок BE-8 не влияет на адреса байтов в памяти: они остаются одинаковыми в порядках LE и BE-8 (именно это подчёркивается названием: порядок «старший-младший» с постоянным положением байтов). Вместо этого при включении режима BE-8 информация, передаваемая между памятью и регистрами процессора, переворачивается «с ног на голову», что и создаёт эффект доступа с порядком следования байтов «старший-младший». Таким образом, младший байт полуслова, расположенного по адресу A, физически находится по адресу A, а старший байт — по адресу A+1, однако в регистре они будут расположены в разрядах 15:8 и 7:0 соответственно. Аналогичным образом, младший байт слова, расположенного по адресу A, физически находится по адресу A, следующий за ним байт — по адресу A+1, третий байт — по адресу A+2 и четвёртый, самый старший байт — по адресу A+3, однако в регистре они займут разряды соответственно 31:24, 23:16, 15:8 и 7:0.

Многословные доступы осуществляются как последовательность обращений к отдельным словам с последовательным увеличением адресов слов. Таким образом, положение слов при порядках BE-8 и LE тоже будет одинаковым.

Возможность доступов по невыровненным адресам зависит от режима работы процессора; подробнее это описывается в одном из следующих подразделов.

Доступы по невыровненным адресам

Архитектура ARM традиционно рассчитана на осуществление доступов к памяти по правильно выровненным адресам: это проще в реализации, а также обеспечивает наивысшую производительность. Тем не менее, в определённых ситуациях она позволяет осуществлять обращения к данным по невыровненным адресам. Инструкции всегда должны быть выровнены на правильную границу: команды набора ARM располагаются по границе слова, а команды набора Thumb — по границе полуслова.

Архитектуры, предшествующие ARMv6

Инструкции чтения и записи двойного слова (LDRD и STRD) при обращении по невыровненному адресу дают непредсказуемый результат.

Невыровненные доступы к словам и полусловам подчиняются следующим правилам:

  • если процессор оснащён сопроцессором управления системой CP15, то при установленном бите A его регистра управления при такой попытке возникает отказ данных;
  • если CP15 отсутствует или если бит A равен нулю, обращения к словам и полусловам выполняются по принудительно выровненным адресам: для доступа к слову два младших бита считаются равными нулю, а для доступа к полуслову — один бит;
  • в дополнение к предыдущему, если выполняется операция загрузки слова (команды LDR и LDRT набора ARM и LDR набора Thumb), после выборки из памяти по выровненному адресу осуществляется циклический сдвиг («вращение») считанного значения вправо на число байтов, равное значению двух младших битов адреса.

Архитектура ARMv6

Процессоры архитектуры ARMv6 всегда имеют в своём составе сопроцессор CP15, поэтому позволяют включать или отключать контроль выравнивания (бит A) по мере надобности. Кроме того, у них появился ещё один управляющий бит, U, который позволяет разрешить невыровненные доступы к словам и полусловам в командах LDRH, LDRSH, LDR, LDRT, STRH, STR и STRT набора ARM и их аналогов набора Thumb, а также ослабить контроль выравнивания для команд доступа к двойным словам LDRD и STRD (при установленном бите U задаваемый в них адрес должен быть кратен слову, а при сброшенном – двойному слову). Доступы к памяти в других инструкциях всегда должны быть выровненными независимо от состояния бита U.

Подробнее о выполнении различных видов доступов к памяти будет сказано в одном из следующих подразделов.

Управление порядком следования байтов и невыровненными доступами

Для переключения моделей следования байтов и управления невыровненными доступами используется пять битов:

  • необязательный бит B регистра 1 сопроцессора управления системой CP15. Он присутствует, если поддерживается модель BE-32, и позволяет включить её. Когда он равен нулю, активна либо модель LE, либо модель BE-8 (см. ниже);
  • бит A регистра 1 сопроцессора управления системой CP15, управляющий обнаружением невыровненных доступов (когда установлен, попытка доступа по невыровненному адресу вызывает отказ данных;
  • бит U регистра 1 сопроцессора управления системой CP15, управляющий поддержкой невыровненных доступов (когда установлен, разрешаются «нормальные» невыровненные доступы в моделях LE и BE-8);
  • бит EE регистра 1 сопроцессора управления системой CP15, определяющий значение бита E CPSR, загружаемого в CPSR при возникновении исключения;
  • бит E регистра текущего состояния программы CPSR. Этот бит переключает модели LE и BE-8, когда бит B регистра 1 сопроцессора управления системой CP15 равен нулю, а процессор не находится в режиме совместимости (установлен хотя бы один из битов U и A регистра 1 сопроцессора управления системой CP15).

В процессорах версий, предшествовавших ARMv6, может поддерживаться любая из моделей LE и BE-32 или обе вместе — это зависит от конкретной реализации процессора. В последнем случае переключение между ними осуществляется с помощью бита B регистра 1 сопроцессора управления системой CP15: когда он равен нулю, активна модель LE, а когда равен единице — модель BE-32. Обе эти модели распространяются на доступы и к коду, и к данным. В том случае, если необходимо использовать не ту модель, которая устанавливается автоматически после сброса, необходимо изменить значение бита B как можно раньше, до того, как будет выполнен первый доступ к полуслову или слову либо до переключения на выполнение кода Thumb или Jazelle. Другие средства управления порядком байтов и невыровненными доступами в версиях до ARMv6 отсутствуют, хотя из документации можно сделать вывод, что бит A в некоторых процессорах мог присутствовать и ранее.

Процессоры версии ARMv6 всегда поддерживают модели LE и BE-8; модель BE-32 является необязательной. Модель BE-8 распространяется только на данные; когда она активна, для доступа к коду используется модель LE. Бит B реализован только в тех процессорах ARMv6, которые поддерживают все три модели, и используется в целях обеспечения совместимости с предыдущими версиями архитектуры. Остальные четыре бита присутствуют во всех процессорах ARMv6.

При сбросе бит A всегда сбрасывается, что отключает контроль за невыровненными доступами. Остальные четыре бита устанавливаются в зависимости от состояния конфигурационных линий CFGEND[1:0], как показано в следующей таблице.

CFGEND[1:0] EE U B E Описание
00 Модель LE для кода и данных без невыровненных доступов
01 1 Модель BE-32 для кода и данных
10 1 Модель LE для кода и данных, поддержка невыровненных доступов
11 1 1 1 Модель LE для кода и BE-8 для данных, поддержка невыровненных доступов

Комбинация линий CFGEND[1:0], равная 01, трактуется как 00, если процессор не поддерживает модель BE-32. В тех процессорах, где линии CFGEND[1:0] отсутствуют, устанавливается режим, соответствующий нулевым значениям на этих линиях. В процессорах, предшествовавших ARMv6 и поддерживающих две модели следования байтов, для выбора модели по умолчанию использовалась конфигурационная линия BigEndinit.

Комбинации битов U и A позволяют выбрать следующие варианты работы с невыровненными доступами:

U A Описание
Унаследованный режим для совместимости с версиями до ARMv6, модели LE и BE-32
1 Контроль выравнивания двойных слов на границу 8 байтов, все три модели
1 Поддержка невыровненного доступа, модели LE и BE-8
1 1 Контроль выравнивания двойных слов на границу 4 байтов, все три модели

Первый вариант (U и A равны нулю) полностью соответствует работе процессоров до ARMv6. Используемая в нём модель следования байтов определяется битом B. В трёх других вариантах для управления моделью следования байтов используются биты B и E.

Используемая модель следования байтов и реакция на невыровненные доступы в зависимости от состояния битов U, A, B и E приведены в следующей таблице. В ней указаны только допустимые комбинации указанных битов; все остальные варианты являются зарезервированными. Результат выполнения инструкций, устанавливающих зарезервированную комбинацию битов, будет непредсказуемым.

U A B E Модель для инструкций Модель для данных Невыровненные доступы Описание
LE LE вращение при загрузке слова унаследованный порядок байтов данных «младший-старший»
1 BE-32 BE-32 вращение при загрузке слова унаследованный порядок байтов данных «старший-младший»
1 LE LE отказ данных контроль выравнивания двойных слов по границе 8 байтов; порядок данных «младший-старший»
1 1 LE BE-8 отказ данных контроль выравнивания двойных слов по границе 8 байтов; порядок данных «старший-младший»
1 1 BE-32 BE-32 отказ данных контроль выравнивания двойных слов по границе 8 байтов; унаследованный порядок данных «старший-младший»
1 LE LE нормальный доступ разрешён невыровненный доступ, порядок данных «старший-младший»
1 1 LE BE-8 нормальный доступ разрешён невыровненный доступ; порядок данных «старший-младший»
1 1 LE LE отказ данных контроль выравнивания двойных слов по границе 4 байтов; порядок данных «младший-старший»
1 1 1 LE BE-8 отказ данных контроль выравнивания двойных слов по границе 4 байтов; порядок данных «старший-младший»
1 1 1 BE-32 BE-32 отказ данных контроль выравнивания двойных слов по границе 4 байтов; унаследованный порядок данных «старший-младший»

Выполнение доступов к памяти при разном выравнивании

Список видов доступа к памяти и вызывающих эти доступы инструкций приведён в следующей таблице.

Вид доступа Инструкции набора ARM Инструкции набора Thumb
Byte LDRB, LDRBT, LDRSB, STRB, STRBT, SWPB LDRB, LDRSB, STRB
Halfword LDRH, LDRSH, STRH LDRH, LDRSH, STRH
WLoad LDR, LDRT, SWP (только загрузка при U=0) LDR
WStore STR, STRT, SWP (только запись при U=0) STR
WSync SWP (загрузка и запись при U=1)
Two-word LDRD, STRD
Multi-word LDC, LDM, RFE, STC, STM LDMIA, POP, PUSH, STMIA

Как выполняются эти виды доступов при различном выравнивании, показано в следующей таблице. Запись Align(Addr) в этой таблице означает, что используется значение адреса, принудительно выровненное на границу слова, т.е. со сброшенными двумя младшими битами. Обнаружение ошибки выравнивания приводит к возникновению отказа данных.

U A Addr[2:0] Вид доступа Поведение Обращение к памяти Примечания
Унаследованный режим, без контроля выравнивания
xxx Byte обычное Byte[Addr]
xx0 Halfword обычное Halfword[Addr]
xx1 Halfword непредсказуемое
xxx WLoad обычное Word[Aling(Addr)] Вращение загруженных данных вправо на число байтов, равное Addr[1:0]
xxx WStore обычное Word[Aling(Addr)] Операция не зависит от значения Addr[1:0]
x00 WSync обычное Word[Addr]
не x00 WSync непредсказуемое
000 Two-word обычное Word[Addr]
не 000 Two-word непредсказуемое
xxx Multi-word обычное Word[Align(Addr)] Операция от значения разрядов Addr[1:0] не зависит
1 Доступ без выравнивания, ARMv6
1 xxx Byte обычное Byte[Addr]
1 xxx Halfword обычное Halfword[Addr]
1 xxx WLoad, WStore обычное Word[Addr]
1 x00 WSync, Two-word, Multi-word обычное Word[Addr]
1 не x00 WSync, Two-word, Multi-word ошибка выравнивания
x 1 Доступ с контролем выравнивания, ARMv6
x 1 xxx Byte нормальное Byte[Addr]
x 1 xx0 Halfword нормальное Halfword[Addr]
x 1 xx1 Halfword ошибка выравнивания
x 1 x00 WLoad, WStore, WSync, Multi-word обычное Word[Addr]
x 1 не x00 WLoad, WStore, WSync, Multi-word ошибка выравнивания
x 1 000 Two-word обычное Word[Addr]
1 100 Two-word ошибка выравнивания
1 1 100 Two-word обычное Word[Addr]
x 1 xx1, x1x Two-word ошибка выравнивания

Из описанных выше правил существует несколько исключений, приводящих к непредсказуемым последствиям вместо обычного выполнения (но не вместо отказа данных) соответствующих команд:

  • попытка загрузки в счётчик команд с помощью команды LDR значения по адресу, не кратному 4;
  • попытка загрузки в счётчик команд нового значения с помощью любой инструкции, кроме LDR, LDM, RFE и POP, независимо от выровненности адреса;
  • попытка выполнения любой инструкции, выполняющей доступ к слову, двойному слову или группе слов, если её операндом является память с атрибутом «строго упорядоченная» или «память устройства», а адрес не кратен 4;
  • попытка выполнения любой инструкции, выполняющей доступ к послуслову, если её операндом является память с атрибутом «строго упорядоченная» или «память устройства», а адрес не является чётным.

Невыровненные доступы не обязательно являются атомарными и могут производить к заметному падению производительности.

Инструкции для изменения порядка байтов

В процессорах версии ARMv6 предусмотрена инструкция SETEND, имеющаяся в наборах команд ARM и Thumb. Она устанавливает или сбрасывает бит E текущего регистра состояния программы.

Для программного изменения порядка следования байтов в регистрах общего назначения процессоры ARMv6 имеют команды REV, REVSH и REV16, также присутствующие в системах команд ARM и Thumb.

Логическая структура основной памяти

Дата добавления: 2013-12-23 ; просмотров: 2372 ; Нарушение авторских прав

Каждая ячейка памяти имеет свой уникальный (отличный от всех других) адрес. Основная память имеет для ОЗУ и ПЗУ единое адресное пространство.

Адресное пространство определяет максимально возможное количество непосредственно адресуемых ячеек основной памяти.

Адресное пространство зависит от разрядности адресных шин, ибо максимальное количество разных адресов определяется разнообразием двоичных чисел, которые можно отобразить в n разрядах, т.е. адресное пространство равно 2 n , где n — разрядность адреса.

Для ПК характерно стандартное распределение непосредственно адресуемой памяти между ОЗУ, ПЗУ и функционально ориентированной информацией (рис. 1).

Основная память в соответствии с методами доступа и адресации делится на отдельные, иногда частично или полностью перекрывающие друг друга области, имеющие общепринятые названия.

Логическая структура основной памяти ПК обшей емкостью, например, 16 Мбайт представлена на рис.2.

Рис. 1. Распределение 1-Мбайтной области ОП

Рис. 4.8. Логическая структура основной памяти

Основная память компьютера делится на две логические области:

· непосредственно адресуемую память, занимающую первые 1024 Кбайта ячеек с адресами от 0 до 1024 Кбайт-1,

· расширенную память, доступ к ячейкам которой возможен при использовании специальных программ-драйверов.

Драйвер — специальная программа, управляющая работой памяти или внешними устройствами ЭВМ и организующая обмен информацией между МП, ОП и внешними устройствами ЭВМ.

Драйвер, управляющий работой памяти, называется диспетчером памяти.

Стандартной памятью (СМА — Conventional Memory Area) называется непосредственно адресуемая память в диапазоне от 0 до 640 Кбайт.

Непосредственно адресуемая память в диапазоне адресов от 640 до 1024 Кбайт называется верхней памятью (UMA — Upper Memory Area). Верхняя память зарезервирована для памяти дисплея (видеопамяти) и постоянного запоминающего устройства. Однако обычно в ней остаются свободные участки — «окна», которые могут быть использованы при помощи диспетчера памяти в качестве оперативной памяти общего назначения.

Расширенная память — это память с адресами 1024 Кбайта и выше.

Непосредственный доступ к этой памяти возможен только в защищенном режиме работы микропроцессора.

В реальном режиме имеются два способа доступа к этой памяти, но только при использовании драйверов:

· по спецификации XMS (эту память называют тогда ХМА — eXtended Memory Area);

· по спецификации EMS (память называют ЕМ —Expanded Memory).

Расширенная память может быть использована главным образом для хранения дат и некоторых программ ОС. Часто расширенную память используют для организации виртуальных (электронных) дисков.

Небольшая 64-Кбайтная область памяти с адресами от 1024 до 1088 Кбайт, называемая высокая память, иногда ее называют старшая: НМА — High Memory Area), обычно используется для хранения программ и данных операционной системы.

Вопрос 32: Логическая и физическая структура Основной памяти

Физическая структура:

ОП содержит оперативное (RAM) и постоянное запоминающее устройство (ROM)

— ОЗУ – оперативно-запоминающее устройство- предназначено для хранения информации, непосредственно участвующей в вычислительных процессах

Это энергозависимая память, содержания матрицы, на основе больших интеграции записей.

SIM– статическая память

RIM – произвольного доступа и обмена

DDR – Duble dupalis randle (современная)

— ПЗУ – Используется для хранения неизменяемой информации ( загрузочные программы, программы тестирования, драйверы)

Логическая структура основной памяти

Каждая ячейка памяти имеет свой уникальный (отличный от всех других) адрес. Основная память имеет для ОЗУ и ПЗУ единое адресное пространство.

Адресное пространство определяет максимально возможное количество непосредственно адресуемых ячеек основной памяти.

Адресное пространство зависит от разрядности адресных шин, ибо максимальное количество разных адресов определяется разнообразием двоичных чисел, которые можно отобразить в n разрядах, т.е. адресное пространство равно 2 n , где n — разрядность адреса.

Для ПК характерно стандартное распределение непосредственно адресуемой памяти между ОЗУ, ПЗУ и функционально ориентированной информацией

Прежде всего основная память компьютера делится на две логические области: непосредственно адресуемую память, занимающую первые 1024 Кбайта ячеек с адресами от 0 до 1024 Кбайт-1, расширенную память, доступ к ячейкам которой возможен при использовании специальных программ-драйверов.

Драйвер — специальная программа, управляющая работой памяти или внешними устройствами ЭВМ и организующая обмен информацией между МП, ОП и внешними устройствами ЭВМ.

Примечание. Драйвер, управляющий работой памяти, называется диспетчером памяти.

Стандартной памятью (СМА — Conventional Memory Area) называется непосредственно адресуемая память в диапазоне от 0 до 640 Кбайт.

Непосредственно адресуемая память в диапазоне адресов от 640 до 1024 Кбайт называется верхней памятью (UMA — Upper Memory Area). Верхняя память зарезервирована для памяти дисплея (видеопамяти) и постоянного запоминающего устройства. Однако обычно в ней остаются свободные участки — «окна», которые могут быть использованы при помощи диспетчера памяти в качестве оперативной памяти общего назначения.

Расширенная память — это память с адресами 1024 Кбайта и выше.

Вопрос 33: Внешние запоминающие устройства ПК

В зависимости от типа носителя все ВЗУ можно подразделить на накопители на магнитной ленте и дисковые накопители.

Накопители на магнитной ленте, в свою очередь, бывают двух видов: накопители на бобинной магнитной ленте (НБМЛ) и накопители на кассетной магнитной ленте (НКМ- стриммеры). В ПК используются только стриммеры.

Диски относятся к машинным носителям информации с прямым доступом. Понятие прямой доступ означает, что ПК может «обратиться» к дорожке, на которой начинается участок с искомой информацией или куда нужно записать новую информацию, непосредственно, где бы ни находилась головка записи/чтения накопителя.

Накопители на дисках более разнообразны

· накопители на гибких магнитных дисках (НГМД), иначе, на флоппи-дисках или на дискетах;

· накопители на жестких магнитных дисках (НЖМД) типа «винчестер»;

· накопители на сменных жестких магнитных дисках, использующие эффект Бернулли;

· накопители на флоптических дисках, иначе, floptical-накопители;

· накопители сверхвысокой плотности записи, иначе, VHD-накопители;

· накопители на оптических компакт-дисках CD-ROM (Compact Disk ROM);

· накопители на оптических дисках типа СС WORM (Continuous Composite Write Once Read Many — однократная запись — многократное чтение);

· накопители на магнитооптических дисках (НМОД) и др.

Вопрос 34: Основные понятия ПО

Программа- упорядоченная последовательность команд для решения задачи.

Задача- проблема, подлежащая решению.

Приложения – программная реализация на компьютере решения задач.

Задачи делятся на технологические и функциональные.

Функциональные – образуют предметную область, то есть совокупность связанных между собой функций, задач, управления для достижения поставленных задач.

Процесс создания программ:

1) Постановка задачи

2) Алгоритмизация решения задач

Алгоритм – система точно сформулированных правил, определяющая процесс преобразования допустимых исходных данных, желаемый результат за конечное число шагов.

Опора деревянной одностоечной и способы укрепление угловых опор: Опоры ВЛ — конструкции, предназначен­ные для поддерживания проводов на необходимой высоте над землей, водой.

Поперечные профили набережных и береговой полосы: На городских территориях берегоукрепление проектируют с учетом технических и экономических требований, но особое значение придают эстетическим.

Логическая структура основной памяти

Каждая ячейка памяти имеет свой уникальный (отличный от всех других) адрес. Основная память имеет для ОЗУ и ПЗУ единое адресное пространство.

Адресное пространство определяет максимально возможное количество непосредственно адресуемых ячеек основной памяти.

Адресное пространство зависит от разрядности адресных шин, ибо максимальное количество разных адресов определяется разнообразием двоичных чисел, которые можно отобразить в n разрядах, т.е. адресное пространство равно 2n, где n — разрядность адреса.

Для ПК характерно стандартное распределение непосредственно адресуемой памяти между ОЗУ, ПЗУ и функционально ориентированной информацией рис

Основная память в соответствии с методами доступа и адресации делится на отдельные, иногда частично или полностью перекрывающие друг друга области, имеющие общепринятые названия. В частности, укрупненно логическая структура основной памяти ПК обшей емкостью, например, 16 Мбайт представлена на рисунок

Рисунок 1. Распределение 1-Мбайтной области ОП

Рисунок 2. Логическая структура основной памяти

Прежде всего, основная память компьютера делится на две логические области: непосредственно адресуемую память, занимающую первые 1024 Кбайта ячеек с адресами от 0 до 1024 Кбайт-1, расширенную память, доступ к ячейкам которой возможен при использовании специальных программ-драйверов.

Драйвер — специальная программа, управляющая работой памяти или внешними устройствами ЭВМ и организующая обмен информацией между МП, ОП и внешними устройствами ЭВМ.

Драйвер, управляющий работой памяти, называется диспетчером памяти.

Стандартной памятью (СМА — Conventional Memory Area) называется непосредственно адресуемая память в диапазоне от 0 до 640 Кбайт.

Непосредственно адресуемая память в диапазоне адресов от 640 до 1024 Кбайт называется верхней памятью (UMA — Upper Memory Area). Верхняя память зарезервирована для памяти дисплея (видеопамяти) и постоянного запоминающего устройства. Однако обычно в ней остаются свободные участки — «окна», которые могут быть использованы при помощи диспетчера памяти в качестве оперативной памяти общего назначения.

Расширенная память — это память с адресами 1024 Кбайта и выше.

Непосредственный доступ к этой памяти возможен только в защищенном режиме работы микропроцессора.

В реальном режиме имеются два способа доступа к этой памяти, но только при использовании драйверов:

по спецификации XMS (эту память называют тогда ХМА — eXtended Memory Area);

по спецификации EMS (память называют ЕМ -Expanded Memory).

Доступ к расширенной памяти согласно спецификации XMS (eXtended Memory Specification) организуется при использовании драйверов ХММ (extended Memory Manager). Часто эту память называют дополнительной, учитывая, что в первых моделях персональных компьютеров эта память размещалась на отдельных дополнительных платах, хотя термин Extended почти идентичен, термину Expanded и более точно переводится как расширенный, увеличенный.

Спецификация EMS (Expanded Memory Specification) является более ранней. Coгласно этой спецификации доступ реализуется путем отображения по мере необходимости отдельных полей Expanded Memory в определенную область верхней памяти. При этом хранится не обрабатываемая информация, а лишь адреса, обеспечивающие доступ к этой информации. Память, организуемая по спецификации EMS, носит название отображаемой, поэтому и сочетание слов Expanded Memory (EM) часто переводят как отображаемая память. Для организации отображаемой памяти необходимо воспользоваться драйвером EMM386.EXE (Expanded Memory Manager) или пакетом управления памятью QEMM.

Расширенная память может быть использована главным образом для хранения дат и некоторых программ ОС. Часто расширенную память используют для организации виртуальных (электронных) дисков.

Исключение составляет небольшая 64-Кбайтная область памяти с адресами от 1024 до 1088 Кбайт (так называемая высокая память, иногда ее называют старшая: НМА — High Memory Area), которая может адресоваться и непосредственно при использовании драйвера HIMEM.SYS (High Memory Manager) в соответствии со спецификацией XMS. НМА обычно используется для хранения программ и данных операционной системы.

В современных ПК существует режим виртуальной адресации (virtual — кажущийся, воображаемый). Виртуальная адресация используется для увеличения предоставляемой программам оперативной памяти за счет отображения в части адресного пространства фрагмента внешней памяти.

Понравилась статья? Поделиться с друзьями:
Кодинг, CSS и SQL