Принципы функционирования sram


Содержание

Компьютерная Энциклопедия

Архитектура ЭВМ

Компоненты ПК

Интерфейсы

Мини блог

Самое читаемое

Оперативная память

SRAM (Static RAM)

Существует тип памяти, совершенно отличный от других, — статическая оперативная память (Static RAM — SRAM). Она названа так потому, что, в отличие от динамической оперативной памяти (DRAM), для сохранения ее содержимого не требуется периодической регенерации. Но это не единственное ее преимущество. SRAM имеет более высокое быстродействие, чем DRAM, и может работать на той же частоте, что и современные процессоры.

Время доступа в памяти SRAM — не более 2 нс; это означает, что такая память может работать синхронно с процессорами на частоте 500 МГц и выше. Однако для хранения каждого бита в конструкции SRAM используется кластер из шести транзисторов. Использование транзисторов без каких-либо конденсаторов означает, что нет необходимости в регенерации. (Ведь если нет конденсаторов, то и заряды не теряются.) Пока подается питание, SRAM будет помнить то, что сохранено. Почему же тогда микросхемы SRAM не используются для всей системной памяти? Ответ можно найти в таблице.

По сравнению с DRAM быстродействие SRAM намного выше, но плотность ее гораздо ниже, а цена довольно высока. Более низкая плотность означает, что микросхемы SRAM имеют большие габариты, хотя их информационная емкость намного меньше. Большое число транзисторов и кластеризованное их размещение не только увеличивает габариты микросхем SRAM, но и значительно повышает стоимость технологического процесса по сравнению с аналогичными параметрами для микросхем DRAM. Например, емкость модуля DRAM может равняться 64 Мбайт или больше, в то время как емкость модуля SRAM приблизительно того же размера составляет только 2 Мбайт, причем их стоимость будет одинаковой. Таким образом, габариты SRAM в среднем в 30 раз превышают размеры DRAM, то же самое можно сказать и о стоимости. Все это не позволяет использовать память типа SRAM в качестве оперативной памяти в персональных компьютерах.

Несмотря на это разработчики все-таки применяют память типа SRAM для повышения эффективности ПК. Но во избежание значительного повышения стоимости устанавливается только небольшой объем высокоскоростной памяти SRAM, которая используется в качестве кэш-памяти. Кэш-память работает на тактовых частотах, близких или даже равных тактовым частотам процессора, причем обычно именно эта память непосредственно используется процессором при чтении и записи. Во время операций чтения данные в высокоскоростную кэш-память предварительно записываются из оперативной памяти с низким быстродействием, т.е. из DRAM. Еще недавно время доступа DRAM было не менее 60 нс (что соответствует тактовой частоте 16 МГц). Для преобразования времени доступа из наносекунд в мегагерцы используется следующая формула:

1/наносекунды × 1000 = МГц.

Обратное вычисление осуществляется с помощью такой формулы:

1/МГц × 1000 = наносекунды.

Сегодня память может работать на частоте 1 ГГц и выше, однако до конца 1990-х годов память DRAM была ограничена быстродействием 16 нс (16 МГц). Когда процессор ПК работал на тактовой частоте 16 МГц и ниже, DRAM могла быть синхронизирована с системной платой и процессором, поэтому кэш был не нужен. Как только тактовая частота процессора поднялась выше 16 МГц, синхронизировать DRAM с процессором стало невозможно, и именно тогда разработчики начали использовать SRAM в персональных компьютерах. Это произошло в 1986 и 1987 годах, когда появились компьютеры с процессором 386, работающим на частотах 16 и 20 МГц. Именно в этих ПК впервые нашла применение так называемая кэшпамять, т.е. высокоскоростной буфер, построенный на микросхемах SRAM, который непосредственно обменивается данными с процессором. Поскольку быстродействие кэша может быть сравнимо с процессорным, контроллер кэша может предугадывать потребности процессора в данных и предварительно загружать необходимые данные в высокоскоростную кэшпамять. Тогда при выдаче процессором адреса памяти данные могут быть переданы из высокоскоростного кэша, а не из оперативной памяти, быстродействие которой намного ниже.

Эффективность кэш-памяти выражается коэффициентом попадания, или коэффициентом успеха. Коэффициент попадания равен отношению количества удачных обращений в кэш к общему количеству обращений. Попадание — это событие, состоящее в том, что необходимые процессору данные уже предварительно считаны в кэш из оперативной памяти; иначе говоря, в случае попадания процессор может считывать данные из кэш-памяти. Неудачным считается такое обращение в кэш, при котором контроллер кэша не предусмотрел потребности в данных, находящихся по указанному абсолютному адресу. В таком случае необходимые данные не были предварительно считаны в кэш-память, поэтому процессор должен отыскать их в более медленной оперативной памяти, а не в быстродействующем кэше. Когда процессор считывает данные из оперативной памяти, ему приходится некоторое время “ожидать”, поскольку тактовая частота оперативной памяти значительно ниже частоты процессора. Если процессор со встроенной в кристалл кэш-памятью работает на частоте 3,6 ГГц на шине 800 МГц, то продолжительность цикла процессора и интегральной кэш-памяти в этом случае достигнет 0,28 нс, в то время как продолжительность цикла оперативной памяти будет в пять раз больше, т.е. примерно 1,25 нс для памяти DDR2. Следовательно, в том случае, когда процессор с тактовой частотой 3,6 ГГц считывает данные из оперативной памяти, его рабочая частота уменьшается в 5 раз, достигая 800 МГц. Это замедление обусловлено периодом ожидания (wait state). Если процессор находится в состоянии ожидания, то на протяжении всего цикла (такта) никакие операции не выполняются; процессор, по существу, ждет, пока необходимые данные поступят из более медленной оперативной памяти. Поэтому именно кэш-память позволяет сократить количество “простоев” и повысить быстродействие компьютера в целом.

Чтобы минимизировать время ожидания при считывании процессором данных из медленной оперативной памяти, в современных ПК обычно предусмотрены три типа кэшпамяти: кэш-память первого уровня (L1), кэш-память второго уровня (L2) и кэш-память третьего уровня (L3). Кэш-память первого уровня также называется встроенным или внутренним кэшем; он непосредственно встроен в процессор и фактически является частью микросхемы процессора. Во всех процессорах 486 и более новых кэш—амять первого уровня интегрирована в микросхему, что значительно повысило их быстродействие по сравнению с предыдущими моделями. Кэш-память второго уровня называется вторичным или внешним кэшем. В момент своего появления он устанавливался вне микросхемы процессора; так было во всех компьютерах на основе процессоров 386, 486 и Pentium. Если кэш-память второго уровня установлена на системной плате, то она работает на ее частоте. В этом случае кэшпамять второго уровня обычно помещалась рядом с разъемом процессора.

Начиная с 1999 года кэш-память второго уровня стала частью процессора, поскольку была интегрирована непосредственно в процессорное ядро наравне с кэш-памятью первого уровня. При этом кэш-память второго уровня работает на полной частоте процессора, обеспечивая на порядок большую производительность. Кэш-память второго уровня во многих старых процессорах работала на частоте, составляющей половину или одну треть частоты ядра процессора. Быстродействие кэш-памяти имеет особое значение, поэтому компьютеры с кэшпамятью, представляющей собой отдельную микросхему, установленную на системной плате, обладали небольшой производительностью. Перенос кэш-памяти в один корпус с процессором улучшил положение дел, а добавление кэш-памяти непосредственно в ядро обеспечило оптимальные результаты. Таким образом, любой процессор с кэш-памятью второго уровня, интегрированной в ядро и работающей на полной частоте процессора, обладает значительным преимуществом в быстродействии по сравнению с другими схемами использования кэшпамяти второго уровня.

Кэш-память третьего уровня впервые была представлена в процессорах для рабочих станций и серверов. Первым процессором для настольных ПК, в котором использовался кэш третьего уровня, был представленный в конце 2003 года процессор Pentium 4 Extreme Edition; он был оснащен интегрированным кэшем третьего уровня объемом 2 Мбайт. Хотя на момент представления процессоров Pentium 4 Extreme Edition, оснащенных кэш-памятью третьего уровня, казалось, что это станет стандартным свойством всех последующих процессоров, новые версии Pentium 4 Extreme Edition (а также его наследника, Pentium Extreme Edition) кэшпамятью третьего уровня уже не оснащались. Вместо этого был значительно увеличен объем кэш-памяти второго уровня.

Ключ к пониманию особенностей кэш-памяти и основной памяти состоит в понимании того, как память различных типов влияет на общее быстродействие системы. В таблице ниже приведены параметры кэш-памяти первого и второго уровней в современных компьютерах. Изначально кэш-память проектировалась как асинхронная, т.е. не была синхронизирована с шиной процессора и могла работать на другой тактовой частоте. При внедрении набора микросхем системной логики 430FX в начале 1995 года был разработан новый тип синхронной кэш-памяти. Она работает синхронно с шиной процессора, что повышает ее быстродействие и эффективность. В то же время был добавлен конвейерный монопольный режим (pipeline burst mode), сокращающий общее количество циклов ожидания за счет нескольких операций считывания, выполняемых за один такт, после завершения первой операции. В новых модулях памяти присутствуют оба эти режима (синхронный и конвейерный монопольный), что повышает общую производительность системы примерно на 20%.

В системах на базе процессора Pentium и более ранних контроллер кэш-памяти находился в микросхеме северного моста; во всех новых системах, начиная с Pentium II и Athlon, он встроен в процессор. Возможности этого контроллера предопределяют эффективность и характеристики кэш-памяти. Важно отметить, что контроллеры кэш-памяти большинства старых систем имели ограничение на объем кэшируемой памяти. Часто этот предел мог быть довольно низким, как в случае набора микросхем системной логики 430TX для компьютеров на основе Pentium. Этот набор микросхем мог кэшировать данные только первых 64 Мбайт оперативной памяти системы. Если установлен больший объем памяти, работа компьютера значительно замедляется, потому что все данные вне первых 64 Мбайт никогда не попадут в кэш, и при обращении к ним всегда будут необходимы все состояния ожидания, определяемые более медленной динамической оперативной памятью. Снижение эффективности зависит от программного обеспечения и от адресов, по которым хранятся данные в памяти. Например, 32-разрядные операционные системы Windows загружаются сверху вниз, так что если установлена оперативная память емкостью 96 Мбайт, то и операционная система, и прикладные программы будут загружаться в верхние 32 Мбайт, которые не кэшируются. Это значительно замедлит работу компьютера в целом. В данном случае можно удалить дополнительную память, чтобы уменьшить емкость до 64 Мбайт. Другими словами, неблагоразумно устанавливать большую емкость памяти, чем позволяет кэшировать набор микросхем системной логики. К счастью, это ограничение уже снято в процессорах Pentium III и более новых, которые способны кэшировать весь объем доступной памяти.

Наборы микросхем системной логики для Pentium Pro и более поздних моделей не позволяют управлять кэш-памятью второго уровня, так как она встраивается в процессор. Поэтому при использовании Pentium II и процессоров последующих версий устанавливаются определенные ограничения кэширования памяти. Pentium Pro и первые версии Pentium II могли кэшировать память только в пределах первых 512 Мбайт адресного пространства. В более поздних процессорах появилась возможность кэшировать всю адресуемую память, вплоть до 64 Гбайт, что намного больше того, что могут поддерживать наборы микросхем системной логики.

В таблице ниже представлены эволюционные изменения кэша и памяти всех поколений процессоров, начиная с Pentium. Обратите внимание на то, как кэш второго уровня постепенно был перемещен в микросхему процессора, а затем — в кристалл его ядра, при этом постоянно увеличиваясь в размерах. Наряду с этим происходил рост быстродействия процессора, кэша, памяти и скорости шин.

Краткий обзор SSRAM

SRAM — это устройство для хранения информации, которое является ключевым элементом ядра многих высококачественных систем. SRAM расшифровывается как статическая память с произвольным доступом или по-русски чаще называют статическое оперативное запоминающее устройство (ОЗУ). SRAM имеет некоторые отличия от других типов памяти. Большинство систем содержат следующие типы запоминающих устройств: EEPROM, Flash, (S)DRAM, и SRAM. Память типа EEPROM и Flash — это так называемая долговременная память, т. е. память, которая сохраняет данные даже после отключения питания. EEPROM и Flash отличаются друг от друга технологией изготовления и методом стирания и перезаписи данных.

DRAM расшифровывается как динамическая память с произвольным доступом или динамическое ОЗУ. В такой памяти доступ может быть осуществлен к любой ячейке. Слово «динамическая», используемое при обозначении памяти данного типа, отображает, что если периодически не осуществлять доступ к данным или не посылать сигнал обновления («refresh»), то данные будут утеряны.

Термином SRAM обозначается память, которая сохраняет данные только при наличии питания. SRAM позволяет пользователю хранить данные без дополнительной обработки или обновления, при этом данные сохраняются в устройстве только до момента, пока на него подано питание. При отключении питания все данные будут утеряны. Таким образом, SRAM относится к типу кратковременной (оперативной) памяти. Устройства запоминания типа DRAM и SRAM являются энергозависимыми устройствами, что означает, что все хранимые в них данные теряются после отключения питания.

SRAM делится на две основные группы: синхронная и асинхронная. Асинхронную SRAM чаще всего называют просто SRAM. Асинхронной SRAM для работы не требуются тактовые импульсы, так как запись и считывание информации происходят сразу после получения соответствующей команды. Речь в данном обзоре пойдет о синхронной SRAM, а все сказанное выше относится к асинхронной SRAM.

SSRAM (синхронная SRAM) — память, работа которой должна быть синхронизирована внешним синхросигналом. Считывание и запись информации в такую память происходит только при определенном состоянии синхросигнала. Обычно обмен данными происходит в момент изменения состояния синхросигнала «от низкого к высокому» (по переднему фронту или просто фронту) или «от высокого к низкому» (по заднему фронту или просто срезу).

SSRAM делится на несколько типов. В отличие от асинхронной памяти, синхронная SRAM содержит внутренний входной регистр, который защелкивает данные по каждому фронту синхросигнала. Некоторые синхронные SRAM имеют регистр- защелку и на выходе, но подробнее об этом будет рассказано позже. Чаще всего SSRAM применяется в качестве кэш- памяти. Кэш память используется процессорами для хранения наиболее часто используемых команд и данных. Доступ к данным и командам, хранимым в кэш- памяти, может быть осуществлен намного быстрее, чем к данным и командам из центральной памяти или синхронной DRAM. Чем большее число команд и данных процессор может хранить в непосредственно в кэш- памяти, тем лучше характеристики системы.

Кэш- память (или просто кэш) бывает, в основном, двух уровней: внутренняя кэш память, которая располагается на одной кремниевой подложке с самим процессором и внешняя кэш память, которая, соответственно, располагается отдельно от процессора, чаще всего на системной плате. Внутренняя кэш память, также иногда называемая кэшом первого уровня (L1) и обычно имеет объем от 1 кБ до 32 кБ. Внешняя кэш память, также иногда называемая кэшом второго уровня (L2), обычно намного больше кэша первого уровня и имеет объем от 64 кБ до 2МБ.

Функция кэша состоит в обеспечении быстрого доступа процессора к наиболее часто применяемым командам и данным. При отсутствии в кэше запрашиваемых процессором данных, контроллер кэш- памяти должен отыскать эту информацию в центральной памяти и поместить ее в кэш. То же самое надо сделать при запросе команд. Эти операции увеличивают вероятность того, что запрашиваемые в следующий раз процессором данные или команды окажутся уже сохраненными в кэше. Этот метод поиска информации называется пакетным режимом.

Синхронная SRAM может обеспечить доступ к данным, расположенным по различным адресам, используя один адрес. Преимущество этой операции состоит в том, что обращаясь по одному адресу можно получить доступ к данным, расположенным в четырех различных местах, что приводит к снижению загрузки адресной шины. По нарастающему фронту синхросигнала происходит защелкивание в SRAM состояний адресных и контрольных выводов. Выбор режима чтения или записи данных осуществляется соответствующими сигналами управления. На следующем нарастающем фронте производится выбор состояния вывода ADV\. Если на выводе ADV\ выбран низкий уровень, то инициализируется пакетный доступ, и SRAM продолжает текущую операцию с адресом, полученным от внутреннего счетчика. Пакет продолжается до того момента, пока на соответствующем выводе присутствует высокий уровень или пока не начнется новый цикл. Если подтверждающий сигнал на выводе ADV\ удерживается достаточно долго, то SSRAM вернется к первоначальному адресу. Это является результатом того, что пакетный счетчик является двух битным, т. е. может обращаться только к четырем адресам.

Вывод MODE управляет порядком или последовательностью пакетов. В настоящее время наиболее часто применяются две последовательности пакетов. Если на выводе MODE присутствует сигнал низкого уровня, то устройство работает в линейном режиме. В линейном пакетном режиме внутренний счетчик производит линейный пересчет текущего значения младших значащих битов A1 и A0 независимо от первоначального состояния. Этот алгоритм показан в таблице 1. Таблица 1 Двух битная последовательность состояния двоичного счетчика. Линейный порядок пакетов наиболее часто используется PowerPC системами.

В свою очередь, если на вывод MODE подан высокий уровень, то устройство работает в режиме чередования пакетов. В режиме чередования пакетов внутренний счетчик имеет дополнительную логику, которая заставляет его формировать последовательность не по линейному закону. Формируемая последовательность зависит от первого адреса в чередуемой последовательности. Этот алгоритм показан в таблице 2. Таблица 2 Двух битная последовательность состояния двоичного счетчика, зависящая от состояния счетчика вначале цикла. Режим чередования пакетов чаще всего применяется в системах на основе процессоров Intel.

Обсужденные выше два типа пакетных режимов не имеют никаких преимуществ друг перед другом. Просто различные процессорные системы поддерживают различные пакетные режимы: процессоры Intel поддерживают режим чередования пакетов, а процессоры PowerPC поддерживают линейный пакетный режим.

Кэш второго уровня должен дать процессору возможность поднять производительность до теоретического предела. Любое ожидание микропроцессором данных ведет к существенному снижению его эффективной производительности. При использовании режима пакетного доступа к кэшу, первый цикл доступа осуществляется за два машинных такта микропроцессора. Второй, третий и четвертый циклы доступа осуществляются уже всего за один машинный такт микропроцессора. Поэтому кэш с нулевым временем ожидания не добавляет задержки к этой 2-1-1-1 последовательности. Есть два различных типа пакетирования, один из которых называется «сквозной поток» (flowthrough), а другой- «конвейерный пакет». Приборы типа «сквозной поток» имеют регистр- защелку только на входе, а приборы типа «конвейерный пакет» имеют регистры- защелки как на входе, так и на выходе. Так как выходной регистр в приборах типа «конвейерный пакет» имеет дополнительную задержку, длительностью в один машинный такт, возникающую при установлении данных на выходе, то длительность считывания в таких приборах по сравнению с приборами типа «сквозной поток» равняется 3-1-1-1.

Разработано большое количество высококачественных процессоров для одновременного четырехсловного пакетирования данных кэша. Эффективность кэша определяется количеством циклов, необходимых для исполнения каждого из четырех доступов. Например, прибор типа «конвейерный пакет», работающий на частоте 66 МГц, выполняет первое чтение за три цикла, а каждое из трех последующих только за 1 цикл. Значит для обращения к 4 словам требуется всего шесть циклов микропроцессора (3-1-1-1).

В таблице 3 проведено сравнение зависимости производительности устройств разного типа от частоты. На частотах ниже 50 МГц асинхронные устройства имеют такую же эффективность, как и устройства типа «сквозной поток». На частотах от 50 МГц до 66 МГц наибольшую производительность имеют устройства типа «сквозной поток», которым надо всего пять машинных циклов микропроцессора для выполнения считывания четырех слов (2-1-1-1), а приборам типа «конвейерный пакет», как было сказано выше, требуется шесть машинных циклов микропроцессора (3-1-1-1). Однако, как видно из таблицы, на частотах выше 66 МГц устройства типа «конвейерный пакет» имеют преимущество, так как продолжают выполнять за один цикл второе, третье и четвертое считывания. Есть, однако, много прикладных программ, в которых необходимо использовать устройства типа «сквозной поток» из- за отсутствия дополнительной задержки при выводе данных, которая возникает в устройствах типа «конвейерный пакет».

Вообще, несмотря на то, что синхронная пакетная SRAM удовлетворяет требованиям, предъявляемым к кэш- памяти, главным недостатком SRAM типа «сквозной поток» и «конвейерный пакет» является необходимость обеспечения «пустых» циклов на шинах данных и адреса при переходе от операций чтения к операциям записи. Это не эффективно в прикладных программах, которые требуют быстрого переключения режимов записи и считывания.

Есть несколько типов SSRAM, которые предназначены для применения в устройствах, в которых необходимо часто менять направление передачи данных по шине. Это приборы типа «нулевого поворота шины» (ZBT), разработанные компанией >DDR SRAM

Все описанные ранее типы синхронной SRAM относятся к приборам типа «одиночные данные за такт» (SDR), в которых доступ к данным и опрос сигналов управления производятся по нарастающему фронту тактовых импульсов. Для достижения более высоких скоростей передачи данных и увеличения пропускной способности была разработана память типа DDR SRAM, которая может вести обмен данными и считывать сигналы управления по обоим фронтам синхросигнала, что в сущности удваивает скорость передачи данных. DDR SRAM была разработана для применения в качестве высокопроизводительной кэш- памяти серверов и рабочих станций, а так же для высококачественного сетевого оборудования.

Есть два типа DDR SRAM: приборы с объединенным портом ввода- вывода и разделенным портом ввода- вывода. DDR SRAM с объединенным портом ввода- вывода- это память, у которой обмен данными при записи и считывании происходит по одной общей шине данных. Этой памяти, как и обсужденной выше синхронной пакетной SRAM, требуются циклы изменения направления передачи при переключения между операциями считывания и записи. Количество «пустых циклов» такой памяти зависит от частоты: на частоте 166 МГц требуется обычно один такт, а на частоте выше 200 МГц- обычно два. Количество необходимых «пустых циклов» растет с увеличением частоты и зависит от технологии изготовления приборов.

Двухсловная пакетная DDR память:

Использование нарастающего и спадающего фронтов тактовых импульсов обусловлено применением двух тактовых задающих последовательностей K и nonK. Из временных диаграмм цикла записи (рисунок 1) видно, что данные выбираются по нарастающему фронту первого, поступившего после окончания процесса инициализации, тактового импульса последовательности К. Адрес защелкивается по первому нарастающему фронту тактового импульса последовательности К. Фактически запись происходит в течение следующего цикла записи. Если до окончания записи данных происходит запрос на выдачу данных по текущему адресу, то данные выдаются из регистра- защелки, что обеспечивает истинность выдаваемых данных. Рисунок 1 Цикл записи DDR памяти

Из временных диаграмм цикла считывания (рисунок 2) видно, что адрес выбирается в том же цикле, в котором и происходит инициализация команды. Внутри памяти считывание данных происходит в период времени от нарастающего фронта тактового импульса последовательности К до следующего нарастающего фронта тактового импульса последовательности К. Это регистрируется, а затем начинается выдача данных в течении одного периода за два полупериода. Двухсловные пакетные приборы идеально подходят для применения в устройствах, которые используют короткие пакеты данных и имеют время установления как у однонаправленной шины. Рисунок 2 Цикл считывания DDR памяти

Четырехсловная пакетная DDR SRAM

Четырехсловной пакетной DDR SRAM для поддержания полноразрядного режима шины требуется только один адрес каждые два цикла. В цикле записи (рисунок 1) данные защелкиваются по нарастающему фронту тактового импульса последовательности K, после чего начинается цикл инициализации, который заканчивается после трех фронтов тактовых импульсов последовательностей К и nonK. Фактически цикл записи продолжается и в течении следующего цикла записи. Если до окончания цикла записи происходит запрос на считывание данных по тому же адресу, то для ускорения и гарантирования выдачи верных данных производится передача данных из регистра- защелки, а не непосредственно из памяти. В течение цикла чтения (рисунок 2) адрес выбирается по тому же нарастающему фронту тактового импульса последовательности К, по которому происходит и инициализация цикла. Внутри устройства данные считываются между двумя соседними нарастающими фронтами тактовых импульсов последовательности К. Данные буферизируются, а затем происходит выдача данных в течение четырех полутактов. Четырехсловная пакетная DDR SRAM идеально подходит для применения в системах с четырехсловным обменом, которые имеют время установления как в однонаправленной шине.

DDR память с разделенным портом ввода- вывода

Память с этой архитектурой была разработана для применения в системах, в которых должна быть реализована постоянная скорость запроса адреса для сохранения пропускной способности шины и не допускается изменение направления передачи данных. Отношение ширины шины к количеству выводов всегда в таких системах равняется 50 % независимо от коэффициента отношения количества циклов записи и считывания. Это отношение при любых состояниях шины превосходит отношение ширины шины к количеству выводов таких типов памяти, как ZBT, NoBL, NtRAM и синхронная пакетная SRAM, и равняется отношению для памяти с однонаправленной архитектурой (см. рисунок 3). Рисунок 3 Сравнение использования ширины шины конвейерных SRAM

SRAM с четырьмя потоками данных (QDR)

QDR SRAM была разработана совместно компаниями Cypress, >QDR SRAM, как и описанная выше память типа DDR, использует пару внешних тактовых последовательностей K и nonK. Однако, SRAM использует только нарастающие фронты тактовых импульсов этих последовательностей. Нарастающие фронты тактовых импульсов последовательности nonK должны находиться точно посередине между нарастающими фронтами соседних тактовых импульсов последовательности К. Это необходимо для балансировки выходных данных, т. е. чтобы каждое информационное слово имело одинаковую длительность. Память типа QDR также использует пару тактовых последовательностей C и nonC, которые могут использоваться произвольно для управления выдачей данных. Поэтому, выдача всех выходных данных может быть синхронизирована при помощи сигналов C и nonC, что позволяет легко зафиксировать выходные данные и осуществить синхронизацию шины.

QDR также имеет выходную пару тактовых последовательностей CQ и nonCQ. Эти выходные сигналы могут использоваться для индикации истинности выходных данных. Архитектура памяти типа QDR делает их чрезвычайно гибкими.

Двухсловная пакетная память типа QDR


Для использования шины на 100 % двухсловной пакетной памяти типа QDR SRAMs в каждом цикле требуется два адреса. Внешне кажется, что циклы записи и чтения происходят одновременно по отдельным шинам. Однако есть очень точное разделение этих двух циклов. Что касается цикла записи (рисунок 4), то в нем данные защелкиваются по тому же нарастающему фронту тактового импульса последовательности К, по которому инициализируется и сам цикл, а завершается цикл по нарастающему фронту тактового импульса последовательности nonK. Адрес выбирается по нарастающему фронту тактового импульса последовательности nonK. Приняв адрес и данные, память производит запись фактически за период времени между нарастающим фронтом тактового импульса последовательности nonK и нарастающим фронтом последующего тактового импульса последовательности K. Рисунок 4 Положение данных при исполнении цикла записи памятью типа QDR SRAM

Из рисунка 5 видно, что в цикле записи адрес защелкивается по тому же нарастающему фронту тактового импульса последовательности К, по которому происходит инициализация самого цикла. Внутри памяти считывание данных осуществляется в интервал между нарастающим фронтом тактового импульса последовательности К и нарастающим фронтом тактового импульса последовательности nonK, после чего они буферизируются, и вывод их начинается в следующем цикле и длится в течении двух половинных циклов. Рисунок 5 Цикл чтения памяти типа QDR SRAM

Если циклы записи и чтения инициализируются в течение одного и того же тактового цикла, то данные на считывание запрашиваются по адресу Х, который выставлен на адресной шине. По нарастающему фронту тактового импульса последовательности nonK выставленный адрес Х передается в цикл записи.

Двухсловная пакетная QDR память идеально подходит для применения в системах, в которых требуется при обмене небольшими пакетами обеспечить отношение считывание/ запись близким к единице. Частота ограничивается двумя факторами: загрузкой системы и быстродействием самого поля памяти. Система должна иметь возможность обеспечения адресом на той же частоте, которую имеют и тактовые импульсы; необходимый адрес выставляется дважды за тактовый цикл для обеспечения 100 % использования шины данных. Ограничение быстродействия из-за поля памяти SRAM объясняется необходимостью обеспечения доступа к адресному полю дважды за тактовый цикл. Фактически, быстродействие SRAM ограничено способностью обеспечения доступа к адресному полю для гарантирования исполнения всех запросов.

Четырехсловная пакетная память типа QDR

Четырехсловной пакетной QDR SRAM для обеспечения 100 % использования шины, в отличие от двухсловной пакетной памяти типа QDR, каждый цикл требуется только один адрес. В четырехсловной QDR SRAM происходит переключение циклов записи и считывания: сначала в течение одного цикла происходит считывание, а затем в течение следующего цикла происходит запись. QDR память оперирует четырьмя информационными словами, и все операции происходят за два цикла. При 100 % использовании устройства возможно перекрытие операций чтения и записи. Как видно из рисунка 4, цикл записи начинается по фронту тактового импульса последовательности K, следующего за инициализирующим цикл тактовым импульсом, и продолжается в течение трех нарастающих фронтов тактовых импульсов последовательностей K и nonK. Адрес защелкивается по нарастающему фонту тактового импульса последовательности К, после чего при следующем запросе на запись происходит непосредственная запись данных в память. При запросе на чтение данных, цикл записи которых полностью не выполнен, происходит выдача данных не из памяти непосредственно, а для обеспечения истинности из буферного регистра.

Из рисунка 5 видно, что в цикле чтения адрес выбирается по тому же нарастающему фронту тактового импульса последовательности К, по которому непосредственно и инициализируется цикл чтения. Внутри устройства данные считываются в интервал времени между нарастающими фонтами двух соседних тактовых импульсов последовательности К. После чего данные буферизируются и в следующем тактовом цикле начинают передаваться за четыре следующие полуцикла. Память этого типа предназначена для применения в четырехсловных системах с коэффициентом отношения количества циклов записи и чтения, близким к единице.

На рисунках 7 и 8 показано относительное расположение данных при чтении и записи для всех типов памяти, которые были обсуждены в данном обзоре. Рисунок 7 Расположение данных при чтении для SRAM производства компании Micron Рисунок 8 Расположение данных при записи для SRAM производства компании Micron

Контрольные вопросы 129

Назва Контрольные вопросы 129
Сторінка 3/15
Дата 15.05.2013
Розмір 1.91 Mb.
Тип Контрольные вопросы

$МЯТЬ ПК.rtf
2. /Часть7_Память/Ключов_ слова.doc
3. /Часть7_Память/ПАМЯТЬ ПК.doc
4. /Часть7_Память/ПАМЯТЬ ПК.rtf
5. /Часть7_Память/Титульные листы к уч . пособ..doc
6. /Часть7_Память/обложка.doc
7. /Часть7_Память/первая страница.doc Концевич В. Г., Концевич М. В
Учебное пособие по курсу «Архитектура компьютеров» для студентов специальности
Контрольные вопросы 128
Учебное пособие по курсу «Архитектура компьютеров» для студентов специальности
Контрольные вопросы 129
Koncevich1

SRAM — статическая оперативная память

История создания статической памяти уходит своими корнями в глубину веков. Память первых релейных компьютеров по своей природе была статической и долгое время не претерпевала никаких концептуальных изменений, менялась лишь элементарная база: на смену реле пришли электронные лампы, впоследствии вытесненные сначала транзисторами, а затем TTL- и CMOS-микросхемами, но идея, лежащая в основе статической памяти, была и остается прежней.

SRAM (Statically RAM, Static Random Access Memory) — статическая оперативная память. Этот тип памяти назван таким образом, потому что эта память не требует регенерации. Несмотря на явное преимущество перед DRAM, она имеет большую стоимость и, как результат, используется для выполнения специальных задач, в основном, в качестве кэш-памяти. На SRAM также находятся значения изменяемых настроек BIOS.

Основным понятием в архитектуре памяти является ячейка. Понятие ячейки дуально: с одной стороны ячейка – это элемент памяти, способный хранить один бит данных, но известно, что за один раз считывается не один бит, а несколько. Поэтому, с другой стороны, ячейка – это элемент памяти, при обращении к которому считывается несколько битов, имеющих один адрес. Чтобы не вносить путаницы, можно эти два понятия разделить: в первом случае это будет физическая ячейка, а во втором – логическая. В схеме отсутствует конденсатор, а это означает, что нет стекания заряда, а, следовательно, нет необходимости его обновлять (а регенерация может занимать до 10 % и больше процессорного времени). Кроме того, ячейка SRAM сама по себе работает быстрее ячейки DRAM, что позволяет статической памяти работать на частоте работы процессора.

Ядро микросхемы статической оперативной памяти представляет собой совокупность триггеров.

Триггер – переключатель, логическое устройство, используемое для хранения информации, которое долго сохраняет одно из двух состояний устойчивого равновесия (одно из которых условно соответствует логическому нулю, а другое — логической единице) и скачкообразно переключается по сигналу извне из одного состояния в другое.

Обычно триггер памяти SRAM состоит из 6 транзисторов и двух резисторов, и ячейки SRAM хранят данные не путем емкостной зарядки (как ячейки DRAM), а путем переключения транзисторов в нужное состояние, подобно транзисторам в CPU. Чтение ячейки SRAM не деструктивно и следовательно в обновлении ячейка SRAM не нуждается.

Илон Маск рекомендует:  Как создать сайт Создание сайта от А до Я

Каждый триггер хранит один бит информации, — ровно столько же, сколько и ячейка динамической памяти. Однако триггер как минимум по двум позициям превосходит конденсатор:

  1. состояния триггера устойчивы и при наличии питания могут сохраняться бесконечно долго, в то время как конденсатор требует периодической регенерации;
  1. триггер, обладая мизерной инертностью, без проблем работает на частотах вплоть до нескольких ГГц, тогда как у конденсаторов могут возникать проблемы уже на 75-100 МГц.

К недостаткам триггеров следует отнести их высокую стоимость и низкую плотность хранения информации. Если для создания ячейки динамической памяти достаточно всего одного транзистора и одного конденсатора, то ячейка статической памяти состоит как минимум из четырех, а в среднем шести — восьми транзисторов, поэтому мегабайт статической памяти оказывается по меньшей мере в несколько раз дороже.

В основе всех триггеров лежит кольцо из двух логических элементов «НЕ» (инверторов), соединенных по типу «защелки». Если подать на линию Q сигнал, соответствующий единице, то, пройдя сквозь элемент D.D1 он обратится в ноль. Но, поступив на вход следующего элемента, — D.D2 — этот ноль вновь превратится в единицу. Поскольку, выход элемента D.D2 подключен ко входу элемента D.D1, то даже после исчезновения сигнала с линии Q, он будет поддерживать себя самостоятельно, т.е. триггер перейдет в устойчивое состояние. Естественно, если на линию Q подать сигнал, соответствующий логическому нулю, — все будет происходить точно так же, но наоборот.

В зависимости от имеющейся элементарной базы, конечная реализация элемента «НЕ» варьируется в очень широких пределах.

На рисунке в качестве примера приведена принципиальная схема простейшего инвертора, сконструированного из двух последовательно соединенных комплементарых (взаимно дополняемых) CMOS-транзисторов — p- и n- канального. Если на затворы подается нулевой уровень, то открывается только p-канал, а n-канал остается разомкнутым. В результате на выходе имеется питающее напряжение (т. е. высокий уровень). Напротив, если на затворы подается высокий уровень, размыкается n-канал, а p-канал — замыкается. Выход оказывается закорочен на массу и на нем устанавливается нулевое напряжение (т. е. низкий уровень).

Существует несколько видов триггеров. Схема работы одного из них, называемого D-триггером, показана на рисунке. Логический уровень на выходе равен логическому уровню на входе в момент последнего перепада уровня на входе CLK с низкого на высокий (положительного фронта). Если данные на входе изменялись между двумя положительными фронтами, они не оказывают влияния на выход D-триггера. Если на вход CLK не поступает положительный фронт, данные на выходе не будут изменяться сколь угодно долго. Эта особенность D-триггера широко используется для хранения информации.

Память типа D-триггеров быстрая, но достаточно дорогая, поэтому она редко используется в картах расширения PC. Однако, если требуемый объем RAM не превышает нескольких десятков килобайт, целесообразно использовать статическую RAM для сокращения времени разработки. Кроме того, динамическая RAM малого объема уже практически не выпускается.

К недостаткам триггеров следует отнести их высокую стоимость и низкую плотность хранения информации. Если для создания ячейки динамической памяти достаточного всего одного транзистора и одного конденсатора, то ячейка статической памяти состоит как минимум из четырех, а в среднем шести — восьми транзисторов. Поэтому статическая память в качестве ОЗУ не используется — DRAM дороже SRAM примерно на 30%. Кроме того, плотность DRAM ниже, следовательно, эти микросхемы занимают больше места.

Не следует забывать и то, что большее количество транзисторов влияет на температурный режим, причем не самым лучшим образом. Это ведет к уменьшению срока службы. Поэтому, инженеры пошли на компромисс и решили использовать в персональном компьютере оба вида памяти в качестве ОЗУ.

Подобно ячейкам динамической памяти триггеры объединяются в единую матрицу, состоящую из строк (row) и столбцов (column), последние из которых также называются битами (bit).

В отличие от ячейки динамической памяти, для управления которой достаточно всего одного ключевого транзистора, ячейка статической памяти управляется как минимум двумя, т.к. триггер, в отличие от конденсатора, имеет раздельные входы для записи логического нуля и единицы соответственно. Таким образом, на ячейку статической памяти расходуется целых восемь транзисторов — четыре идут, собственно, на сам триггер и еще два — на управляющие «защелки». Причем, шесть транзисторов на ячейку — это еще не предел, существуют и более сложные конструкции, в которых используется более шести транзисторов на ячейку.

Основной недостаток ячейки из шести транзисторов заключается в том, что в каждый момент времени может обрабатываться всего лишь одна строка матрицы памяти. Параллельное чтение ячеек, расположенных в различных строках одного и того же банка невозможно, равно как невозможно и чтение одной ячейки одновременно с записью другой.

Этого ограничения лишена многопортовая память. Каждая ячейка многопортовой памяти содержит один-единственный триггер, но имеет несколько комплектов управляющих транзисторов, каждый из которых подключен к собственным линиям ROW и BIT, благодаря чему различные ячейки матрицы могут обрабатываться независимо. Такой подход намного более прогрессивен, чем деление памяти на банки. Ведь в последнем случае параллелизм достигается лишь при обращении к ячейкам различных банков, что не всегда выполнимо, а многопортовая память допускает одновременную обработку любых ячеек, избавляя программиста от необходимости вникать в особенности ее архитектуры (к сожалению, кэш-память x86-процессор не истинно многопортовая, а состоит из восьми однопортовых матриц, подключенных к двухпортовой интерфейсной обвязке).

Наиболее часто встречается двухпортовая память, устройство ячейки которой изображено на рисунке (это не та память, которая применяется в кэше первого уровня микропроцессоров Intel Pentium).

При такой конструкции для создания одной ячейки двухпортовой памяти расходуется восемь транзисторов, и если емкость кэш-памяти составляет 32 Кб, тогда только на одно ядро уйдет свыше двух миллионов транзисторов.

Интерфейсная обвязка матрицы статической памяти по своему устройству, практически ничем не отличается от обвязки матрицы динамической памяти. Единственное различие в интерфейсах статической и динамической памяти заключается в том, что микросхемы статической памяти, имея значительно меньшую емкость (а, следовательно — и меньшее количество адресных линий) и геометрически располагаясь гораздо ближе к процессору, могут не прибегать к мультиплексированию. И потому для достижения наивысшей производительности номера строк и столбцов чаще всего передаются одновременно.

Если статическая память выполнена в виде самостоятельной микросхемы, а не располагается непосредственно на кристалле процессора, линии ее входа зачастую объединяют с линиями выхода, и требуемый режим работы приходится определять по состоянию специального вывода WE (Write Enable). Высокое состояние вывода WE готовит микросхему к чтению данных, а низкое — к записи. Статическую память, размещенную на одном кристалле вместе с процессором, обычно не мультиплексируют, и в этом случае содержимое одной ячейки можно читать параллельно с записью другой (линии входа и выхода раздельные).

Номера столбцов и строк поступают на декодеры столбца и строки соответственно. После декодирования расшифрованный номер строки поступает на дополнительный декодер, вычисляющий, принадлежащую ей матрицу. Оттуда он попадает непосредственно на выборщик строки, который открывает «защелки» требуемой страницы. В зависимости от выбранного режима работы чувствительный усилитель, подсоединенный к битовым линейкам матрицы, либо считывает состояние триггеров соответствующей raw-линейки, либо «перещелкает» их согласно записываемой информации.

Временные диаграммы чтения/записи статической памяти практически ничем не отличаются от аналогичных им диаграмм микросхем динамической памяти, т.к. интерфейсная обвязка в обоих случаях схожа.

Цикл чтения начинается со сброса сигнала CS (Chip Select — Выбор Чипа) в низкое состояние, давая понять тем самым микросхеме, что чип «выбран» и сейчас с ним будут работать. К тому моменту, когда сигнал стабилизируется, на адресных линиях должен находиться готовый к употреблению адрес ячейки (т.е. номер строки и номер столбца), а сигнал WE должен быть переведен в высокое состояние (соответствующее операции чтения ячейки). Уровень сигнала OE (Output Enable — разрешение вывода) не играет никакой роли, т.к. на выходе пока ничего не содержится, точнее выходные линии находятся в так называемом высокоимпедансном состоянии.

Спустя некоторое время (tAddress Access), определяемое быстродействием управляющей логики и быстротечностью переходных процессорах в инверторах, на линиях выхода появляются долгожданные данные, которые вплоть до окончания рабочего цикла (tCycle) могут быть непосредственно считаны. Обычно время доступа к ячейке статической памяти не превышает 1 — 2 нс., а зачастую бывает и меньше того!

Цикл записи происходит в обратном порядке. Сначала выставляется на шину адрес записываемой ячейки и одновременно с этим сбрасывается сигнал WE в низкое состояние. Затем, дождавшись, когда заданный адрес декодируется, усилится и поступит на соответствующие битовые линии, сбрасывается CS в низкий уровень, приказывая микросхеме подать сигнал высокого уровня на требуемую линию row. Защелка, удерживающая триггер, откроется и в зависимости от состоянии bit-линии, триггер переключится в то или иное состояние.

SRAM может работать на более высоких частотах, чем DRAM, но наиболее важным ее преимуществом является намного более низкая латентность при получении первых 8 байт (машинное слово) данных. SRAM необходимо около 2 — 3 циклов для получения необходимых данных (мы игнорируем латентности, возникающие при посылке сигналов между CPU, чипсетом и цепями управления памятью), в то время как DRAM требует от 3 до 9 циклов для накопления необходимых данных в выходных буферах. Но так как SRAM требует в 4 раза большего количества транзисторов, чем DRAM, то имеет значительно более дорогую себестоимость при производстве. Так что с одной стороны модули SRAM имеют крайне низкую латентность и могут работать при высоких частотах, а с другой — они примерно в 8 раз дороже, чем DRAM. То есть в 2-3 раза дороже, чем RAMBUS (из расчета цены за 1Mb).

Типы статической памяти

Существует как минимум три типа статической памяти: асинхронная (только что рассмотренная выше), синхронная и конвейерная. Все они практически ничем не отличаются от соответствующих им типов динамической памяти.

  1. Async SRAM (Asynchronous Static Random Access Memory) — асинхронная статическая память с произвольным порядком выборки, интерфейс которой похож на интерфейс DRAM и включает в себя шины адреса, данных и управления.

Асинхронная статическая память работает независимо от контроллера и потому, контроллер не может быть уверен, что окончание цикла обмена совпадет с началом очередного тактового импульса. В результате цикл обмена удлиняется, по крайней мере, на один такт, снижая тем самым эффективную производительность. Поэтому, в настоящее время асинхронная память практически нигде не применяется (последними компьютерами, на которых она еще использовались в качестве кэша второго уровня, стали машины, построенные на базе процессора Intel 80386);

  1. SyncBurst SRAM (Synchronous Burst Random Access Memory) – синхронная пакетная статическая память с произвольным порядком выборки. Этот тип памяти синхронизирован с системной шиной и лучше всего подходит для выполнения пакетных операций Синхронная статическая память выполняет все операции одновременно с тактовыми сигналами, в результате чего время доступа к ячейке укладывается в один-единственный такт. Именно на синхронной статической памяти реализуется кэш первого уровня современных процессоров;
  1. PipBurst SRAM (Pipelined Burst Random Access Memory) – конвейерная пакетная статическая память с произвольным порядком выборки. Интерфейс этого типа SRAM схож с интерфейсом SyncBurst SRAM, но позволяет получать данные без тактов ожидания.

Представляет собой синхронную статическую память, оснащенную специальными «защелками», удерживающими линии данных, что позволяет читать/записывать содержимое одной ячейки параллельно с передачей адреса другой. Также, конвейерная память может обрабатывать несколько смежных ячеек за один рабочий цикл. Достаточно передать лишь адрес первой ячейки пакета, а адреса остальных микросхема вычислит самостоятельно. За счет большей аппаратной сложности конвейерной памяти, время доступа к первой ячейке пакета увеличивается на один такт, однако, это практически не снижает производительности, т.к. все последующие ячейки пакета обрабатываются без задержек.

SRAM. Замечания

Триггеры как основа статической памяти.

Статическая и динамическая память.

Энергозависимая (полупроводниковая) память.


В отличие от памяти на ферритовых сердечниках полупроводниковая память энергозависимая. Это значит, что при выключении питания ее содержимое теряется.

Преимуществами же полупроводниковой памяти перед ее заменителями являются:

малая рассеиваемая мощность;

Эти преимущества намного перекрывают недостатки полупроводниковой памяти, что делают ее незаменимой в ОЗУ современных компьютеров.

Полупроводниковая оперативная память в настоящее время делится на статическое ОЗУ (SRAM) и динамическое ОЗУ (DRAM). Прежде, чем объяснять разницу между ними, рассмотрим эволюцию полупроводниковой памяти за последние сорок лет.

Триггером называют элемент на транзисторах, который может находиться в одном из двух устойчивых состояний (0 и 1), а по внешнему сигналу он способен менять состояние. Таким образом, триггер может служить ячейкой памяти, которая хранит один бит информации. Любой триггер можно создать из трех основных логических элементов: И, ИЛИ, НЕ. Поэтому все, что относится к элементной базе логики, относится и к триггерам. Сама же память, основанная на триггерах, называется статической (SRAM)

Из предыдущего раздела Вы узнали, что является элементной базой статического ОЗУ. Как Вы уже поняли, статическое ОЗУ — дорогой и неэкономичный вид ОЗУ. Поэтому его используют в основном для кэш-памяти, регистрах микропроцессоров и системах управления RDRAM.

2.5.7. DRAM. Что это такое?

Для того, чтобы удешевить оперативную память, в 90-х годах XX века вместо дорогого статического ОЗУ на триггерах стали использовать динамическое ОЗУ (DRAM). Принцип устройства DRAM следующий: система металл-диэлектрик-полупроводник способна работать как конденсатор. Как известно, конденсатор способен некоторое время “держать” на себе электрический заряд. Обозначив “заряженное” состояние как 1 и “незаряженное” как 0, мы получим ячейку памяти емкостью 1 бит. Поскольку заряд на конденсаторе рассеивается через некоторый промежуток времени (который зависит от качества материала и технологии его изготовления), то его необходимо периодически “подзаряжать” (регенерировать), считывая и вновь записывая в него данные. Из-за этого и возникло понятие “динамическая” для этого вида памяти.

За 10 лет, прошедших со времени создания первых микросхем DRAM, их развитие шло «семимильными» шагами по сравнению с SRAM. Эволюция DRAM рассматривается в следующем подразделе.

Не нашли то, что искали? Воспользуйтесь поиском:

Принципы функционирования sram

SRAM — SRAM: SRAM (память) один из видов компьютерной памяти, статическая память с произвольным доступом. SRAM (компания) американская компания, один из крупнейших в мире производителей оборудования для велосипедов. См. также Срам … Википедия

Память с произвольной выборкой — Варианты конструкции модулей RAM, используемые в качестве ОЗУ компьютеров. Сверху вниз: DIP, SIPP, SIMM 30 pin, SIMM 72 pin, DIMM, DDR DIMM Запоминающее устройство с произвольным доступом ЗУПД (или Запоминающее устройство произвольной выборки… … Википедия

Память с произвольным доступом — Варианты конструкции модулей RAM, используемые в качестве ОЗУ компьютеров. Сверху вниз: DIP, SIPP, SIMM 30 pin, SIMM 72 pin, DIMM, DDR DIMM Запоминающее устройство с произвольным доступом ЗУПД (или Запоминающее устройство произвольной выборки… … Википедия

Память с изменением фазового состояния — Для термина «PCM» см. другие значения. Типы компьютерной памяти Энергозависимая DRAM (в том числе DDR SDRAM) SRAM Перспективные T RAM Z RAM TTRAM Из истории Память на линиях задержки Запоминающая электронстатическая трубка Запоминающая ЭЛТ Эн … Википедия

Память на магнитных сердечниках — Типы компьютерной памяти Энергозависимая DRAM (в том числе DDR SDRAM) SRAM Перспективные T RAM Z RAM TTRAM Из истории Память на линиях задержки Запоминающая электронстатическая трубка Запоминающая ЭЛТ Энергонезависимая ПЗУ … Википедия

Память на линиях задержки — Типы компьютерной памяти Энергозависимая DRAM (в том числе DDR SDRAM) SRAM Перспективные T RAM Z RAM TTRAM Из истории Память на линиях задержки Запоминающая электронстатическая трубка Запоминающая ЭЛТ Энергонезависимая … Википедия

SRAM (static random access memory) — Статическая память (static RAM), применяемая на наиболее критичных к скорости участках процессоров … Глоссарий терминов бытовой и компьютерной техники Samsung

SRAM (static random access memory) — Статическая память (static RAM), применяемая на наиболее критичных к скорости участках процессоров … Глоссарий терминов бытовой и компьютерной техники Samsung

Магниторезистивная оперативная память — Типы компьютерной памяти Энергозависимая DRAM (в том числе DDR SDRAM) SRAM Перспективные T RAM Z RAM TTRAM Из истории Память на линиях задержки Запоминающая электронстатическая трубка Запоминающая ЭЛТ Энергонезависимая … Википедия

Оперативная память — Запрос «ОЗУ» перенаправляется сюда; см. также другие значения. Модули ОЗУ для ПК … Википедия

Универсальная память: SRAM, DRAM и флеш-память в одном флаконе

В наши дни существует не один вид памяти, каждый из которых применяется для той или иной задачи. Они со своими задачами справляются достаточно хорошо, но есть ряд недостатков, которые не дают возможность назвать какой-либо из этих вариантов памяти универсальным. Если добавить сюда проблему колоссального роста данных во всем мире и жажду человечества к энергосбережению, то необходимо создать что-то совершенно новое. Сегодня мы познакомимся с исследованием, в котором ученые представили новый тип памяти, объединяющий в себе достоинства как флеш, так и DRAM памяти. Какими «плюшками» обладает данное новшество, какие технологии были задействованы для его создания и какие перспективы? Об этом мы узнаем из доклада исследовательской группы. Поехали.

Основа исследования

Типов памяти существует далеко не один, и все они были созданы для конкретной задачи: SRAM (статическая память с произвольным доступом) для кеша, DRAM (динамическая память с произвольным доступом) для активной памяти, флеш-память для хранения данных и т.д. Однако, что вполне ожидаемо, у каждого из вышеперечисленных типов памяти есть свои персональные недостатки.

Например, флеш-память, представляющая собой совокупность МОП-транзисторов (металл-оксид-полупроводник) с плавающим затвором (FG) для хранения заряда. Данные представлены в таком варианте как количество заряда, удерживаемого в FG, который изолирован оксидными слоями.

Недостаток, по словам ученых, заключается в том, что для записи и стирания требуется достаточно большое напряжение для контроля управляющим затвором (CG), как правило, около ± 20 В 2 . Процесс этот медленный, а механизм отказа, индуцированный скачком напряжения, приводит к сокращению срока службы устройства.

Несмотря на этот минус, есть достаточно внушительный плюс — считывание данных происходит посредством проверки проводимости канала, для чего нужно совсем небольшое напряжение. Благодаря этому данные остаются нетронутыми, что называют неразрушающим считыванием.

DRAM, в свою очередь, значительно быстрее флеш-памяти, потому и используется для активных вычислительных процессов, так сказать. Недостаток DRAM в том, что данные теряются из ячеек при считывании. Помимо этого возникают утечки заряда из конденсаторов, используемых для хранения данных.

SRAM также достаточно быстрый тип памяти и данные не так теряются, как в DRAM. Однако, как правило, используется по 6 транзисторов на ячейку, то есть нужно много площади на чипе.

Представив вышеописанные недостатки классических типов памяти, ученые подчеркивают важность поиска альтернативного или гибридного варианта, который будет лишен подобных проблем, при этом совместит в себе все преимущества своих предшественников.

В данном труде исследователи представляют нашему вниманию свое видение нового типа памяти — нового низковольтного, полупроводникового, основанного на заряде, энергонезависимого запоминающего устройства компактной формы, работающего при комнатных температурах. Исследователи окрестили свое детище «универсальной памятью» (простенько, но со вкусом).

Устройство представляет собой память с плавающим затвором, созданную на базе гетероструктур InAs/AlSb/GaSb, где InAs применяется и как плавающий затвор, и как канал без переходов.

Ученые предоставили результаты моделирования и фактических испытаний прототипа с одной ячейкой.

Результаты исследования

На изображении выше представлены схематический вид устройства и снимок ПРЭМ (просвечивающего растрового электронного микроскопа).

Как и в случае флеш-памяти, в данном устройстве заряд хранится в FG, но при этом отсутствуют оксидные барьеры. Вместо этого было использовано смещение зоны проводимости в так называемом 6.1-Å семействе полупроводников. То есть устройство, лежащее в основе ячейки памяти, больше похоже на транзистор с высокой подвижностью электронов (HEMT), чем на МОП-транзистор. InAs образует канал, который не содержит переходов. Однако было применено n-легирование, дабы компенсировать непреднамеренное фоновое легирование и удержать Ga вакансии в нижележащем GaSb. Обе эти задачи естественным образом делают слои p-типа.

p-n-переход* — участок соприкосновения двух полупроводников с разными типами проводимости — p (дырочной) и n (электронной).

График демонстрирует смоделированное выравнивание энергетических зон, а также плотность электронов и дырок в слоях при отсутствии смещения. Теоретические данные в совокупности с моделированием демонстрируют, что на интерфейсе InAs и GaSb зона проводимости InAs находится ниже валентной зоны GaSb. А это приводит к перемещению электронов из слоя GaSb в слой InAs, после чего в GaSb остаются дырки.

Дырка* — незаполненная валентная связь, проявляющая себя как положительный заряд, равный заряду электрона.

Накопленные электроны/дырки видны на границе между InAs и GaSb, но электроны в канале InAs не связаны с интерфейсом InAs / GaSb, при этом их плотность наблюдается по всему InAs. В проводимости всего канала преобладают электроны в InAs, которые будут иметь более высокую подвижность и более высокую плотность, чем дырки в GaSb.

Внутренний FG слоя InAs изолирован от канала InAs барьером AlSb (15 нм). В то же время, двойные квантовые ямы* InAs и три барьера AlSb выполняют роль резонансно-туннельного барьера между FG и CG InAs с n-легированием.

Квантовая яма* — ограничивает движение частиц в двумерном измерении (вместо трехмерного), из-за чего они могут двигаться только в плоском слое.

Следовательно, в исследуемом устройстве электроны, хранящиеся в FG слоя InAs, изолированы аномально большим разрывом зоны проводимости с AlSb. Это значит, что можно получить систему ограничения заряда, которая будет иметь время хранения при комнатной температуре, равное 1014 лет.

Самым важным аспектом работы исследуемого устройства является факт того, что две квантовые ямы (QW1 и QW2) в тройном резонансно-туннельном барьере имеют разные толщины, то есть имеют место ограниченные состояния с разными энергиями (2a). Поскольку QW2 тоньше QW1, единственный доступный уровень энергии для электронов в QW2 имеет более высокую энергию, чем эквивалент в QW1. Кроме того, состояние в QW1 имеет значительно более высокую энергию, чем состояние в соседнем CG участке. Таким образом предотвращается прямое туннелирование электронов между CG и FG, а барьер перехода электронов из CG в FG (или наоборот) определяется смещением зоны проводимости InAs / AlSb на 2,1 эВ, то есть заряд не будет течь к/от FG.

Основное и первичное возбужденное состояния в плавающем затворе (FG) расположены значительно ниже энергетических состояний внутри обеих QW. Следовательно, когда не применяется никакого напряжения, электроны заперты внутри FG, т.е. тройной резонансно-туннельный барьер становится непреодолимым для электронов в/из FG. Таким образом достигается энергонезависимость.

Если же применить незначительное напряжение к управляющему затвору (CG), то можно настроить связь энергетических состояний внутри резонансного туннельного барьера, что позволит электронам свободно проходить из (2b) или в () плавающий затвор.

Во время экспериментов все операции чтения, записи и стирания проводились в нескольких ячейках (размер затвора — 10 х 10 мкм) в защищенном от электростатики темном боксе при комнатной температуре. Все операции, включая записи и стирание, выполнялись при смещении ≤ 2,6 В, что примерно на порядок ниже, чем необходимо для полноценной работы с ячейкой флеш-памяти, подчеркивают исследователи. Стирание выполнялось путем смещения управляющего затвора (V E CG-S) на +2.5 или +2.6 В между CG и источником, что приводило к состоянию «0».

На изображении 2b показано смоделированное выравнивание энергетических зон, полученное при напряжении стирания +2,6 В. При таких обстоятельствах вычисленный уровень энергии электронов в QW1 ниже, чем уровень в QW2, в то время как оба находятся ниже первого возбужденного состояния и близки к уровню энергии основного состояния в FG. Результатом этого является стирание, то есть поток электронов от FG к CG с последующим истощением FG. Такой же принцип работает и для операции записи: V W CG-S = -V E CG-S для увеличения заряда в FG (состояние «1»).

График это смоделированная энергетическая зона, когда для записи данных используется смещение управляющего затвора: V W CG-S = −2.6 В. В этом случае энергетические уровни в QW1 и QW2 практически совпадают, что приводит к сильной связи этих состояний, резонансному туннелированию и потоку электронов из CG в FG.

Из-за емкостной связи проводимость канала зависит от количества заряда, хранящегося в FG, поэтому чтение данных осуществляется посредством измерения тока затвор-исток при фиксированном напряжении затвор-исток.

Повышение заряда в FG, т.е. состояние «1», уменьшает заряд в канале, что приводит к снижению его проводимости. В случае состояния «0» происходит обратный процесс. Считывание данных можно осуществить и без какого-либо смещения к CG, но напряжение необходимо для индивидуальной выборки устройств в массиве ячеек. Кроме того, напряжение должно генерировать электрическое поле по резонансно-туннельному барьеру, что сделает возможным переход заряда из/в FG. Для достижения этих задач потребуется всего лишь

Характеристики универсальной памяти

Во время практических испытаний чтение было выполнено с нулевым смещением на CG и VS-D = 1.0 В. Однако, по заявлениям ученых, можно было применить и меньшее напряжение для успешного чтения.


На изображении показана последовательность операций стирание-чтение-запись-чтение. Главной особенностью последовательности является операция чтения после каждого шага стирания или записи.

На изображении 3b показана более усложненная последовательность, в которой после каждой операции стирания и записи идет не одна операция чтения, а несколько. Таким образом исследователи демонстрируют то, что операция чтения имеет неразрушающий характер.

Между состоянием «0» и «1» наблюдается четкое отличие во всех последовательностях. Однако на 3b имеются признаки симметричного восходящего сдвига в IS-D по мере увеличения числа операций. Пока причина такого поведения неясна, но ученые намерены исследовать этот аспект в дальнейших трудах. А вот на такого не наблюдается, поскольку напряжение для стирания/записи немного ниже.

После нескольких сотен операций записи и стирания, а также множества операций чтения во время нескольких тестовых практических испытаний ученые не обнаружили никаких признаков повреждения устройства.

Важной особенностью всех типов памяти, которые основаны на хранении заряда, является энергия переключения, определяемая зарядной энергией конденсатора.

Сходство фундаментальных основ технологии флеш-памяти и исследуемой универсальной памяти наталкивает на сравнение этих двух типов памяти. Если предположить, что у двух устройств этих двух типов одинаковая емкость при одинаковом размере затвора, то энергия переключения универсальной памяти будет в 64 раза меньше, чем у флеш-памяти. Эти удивительные цифры также говорят о превосходстве универсальной памяти и над DRAM.

По теоретическим оценкам емкость CG-FG составляет порядка 10 -12 F для устройства размером 10 х 10 мкм, а энергия переключения равна примерно 2 х 10 -12 Дж. Уменьшение физического размера устройства резко уменьшает энергию переключения до 10 -17 Дж для устройства размером 20 нм, а это в 100 раз меньше, чем для DRAM, и в 1000 раз меньше, чем для флеш-памяти. А это, по смелым заявлениям исследователей, весьма уникальные характеристики.

На изображении показаны некоторые операции записи-стирания из 3b, где видны отличия состоянии «0» и «1»: последовательные измерения чтения после стирания дают немного меньший IS-D для состояния «0». Противоположная ситуация наблюдается при последовательных измерениях чтения после записи, а точнее IS-D немного больше.

Данный эффект ученые связывают с изменчивостью (волатильностью) данных. Для изучения этого ученые выполнили последовательность операции чтения в течение длительного периода времени для каждого состояния памяти (изображение №4).

Оба состояния «0» и «1» демонстрировали начальное быстрое затухание, которое согласуется с тем, что видно на . Но после этого происходят гораздо более медленные изменения, так что в течение всего времени наблюдения соответствующие состояния «0» и «1» четко различимы.

Также был проведен еще один эксперимент (вставка на изображении №4), который показывает предельное насыщение экспоненциальных затуханий и различимых состояний «0» и «1» во времени.

Существование двойного экспоненциального затухания означает, что в основе деградации состояний лежат сразу несколько механизмов. Среди возможных вариантов ученые выделяют туннелирование через дефектные состояния в барьерах AlSb, тепловое возбуждение электронов через узкую запрещенную зону InAs и рекомбинацию с термически генерируемыми дырками.

Оценка емкости устройства и примененного напряжения для записи/стирания говорит о том, что во время операции записи и стирания из/в плавающий затвор переносится примерно 107 электронов. Это достаточно много, но негативного влияния практически не наблюдается.

Для более детального ознакомления с нюансами исследования рекомендую заглянуть в доклад исследовательской группы.

Эпилог

Ученым удалось не только разработать новый тип памяти, но и провести успешные первые практические испытания энергонезависимого, основанного на заряде устройства компактного размера при комнатной температуре. Ученым также удалось совместить энергонезависимость и низковольтное переключение путем квантово-механических свойств асимметричного тройного резонансно-туннельного барьера. Исследователи заявляют, что их устройство можно масштабировать, при этом не теряя его достоинства.

Времена меняются, меняются и технологии. Флеш-память, SRAM и DRAM достаточно долго занимали господствующее положение среди устройств памяти, однако это может измениться, если разработка универсальной памяти продолжится с таким же успехом, как и в данном исследовании. Данная технология позволит сильно сократить энергопотребление устройств, оснащенных ею, а также продлить их срок службы и повысить производительность.

Дальнейшие исследования, запланированные авторами, покажут насколько революционной является память, столь гордо названная учеными универсальной.

Благодарю за внимание, оставайтесь любопытствующими и хорошей всем рабочей недели, ребята!

Спасибо, что остаётесь с нами. Вам нравятся наши статьи? Хотите видеть больше интересных материалов? Поддержите нас оформив заказ или порекомендовав знакомым, 30% скидка для пользователей Хабра на уникальный аналог entry-level серверов, который был придуман нами для Вас: Вся правда о VPS (KVM) E5-2650 v4 (6 Cores) 10GB DDR4 240GB SSD 1Gbps от $20 или как правильно делить сервер? (доступны варианты с RAID1 и RAID10, до 24 ядер и до 40GB DDR4).

Учебный

Лекция №4 Система памяти

Лекция №4 Система памяти
План:
Введение
1. Классификация типов памяти.
2. Память ROM, SRAM, DRAM.
3. Модули оперативной памяти SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM и др.
4. Производители и маркировка модулей памяти.

Введение

Память – это свойство, которым обладает живое существо или устройство.

Компьютерная память (устройство хранения информации, запоминающее устройство) — часть вычислительной машины, физическое устройство или среда для хранения данных, используемых в вычислениях, в течение определённого времени.

В персональных компьютерах «памятью» часто называют один из её видов — динамическая память с произвольным доступом (DRAM), — которая в настоящее время используется в качестве ОЗУ персонального компьютера.
Работоспособность всей компьютерной системы зависит не только от оперативной памяти, но и от подсистемы памяти в целом.

Подсистема памяти охватывает:
• оперативную память;
• кэш-память процессора;
• контроллер памяти;
• шины данных и команд.
Рост требуемых объемов оперативной (системной) памяти происходит практически непрерывно по мере развития технологии аппаратных средств и программных продуктов. Сегодня повсеместным стандартом для оперативной памяти становится объем 4 ГБ.

1. Классификация типов памяти

Следует различать классификацию памяти и классификацию запоминающих устройств (ЗУ). Первая классифицирует память по функциональности, вторая же — по технической реализации. Здесь рассматривается первая — таким образом, в неё попадают как аппаратные виды памяти (реализуемые на ЗУ), так и структуры данных, реализуемые в большинстве случаев программно.
Доступные операции над данными в памяти
• Память только для чтения (read-only memory, ROM)
• Память для чтения/записи
Память на программируемых и перепрограммируемых ПЗУ (ППЗУ и ПППЗУ) не имеет общепринятого места в этой классификации. Её относят либо к подвиду памяти «только для чтения», либо выделяют в отдельный вид.
Также предлагается относить память к тому или иному виду по характерной частоте её перезаписи на практике: к RAM относить виды, в которых информация часто меняется в процессе работы, а к ROM — предназначенные для хранения относительно неизменных данных.

Энергозависимость
• Энергонезависимая память (англ. nonvolatile storage) — память, реализованная ЗУ, записи в которых не стираются при снятии электропитания. К этому типу памяти относятся все виды памяти на ПЗУ и ППЗУ;
• Энергозависимая память (англ. volatile storage) — память, реализованная ЗУ, записи в которых стираются при снятии электропитания. К этому типу памяти относятся память на ОЗУ, кэш-память.
— Статическая память (англ. static storage) — энергозависимая память, которой для хранения информации достаточно сохранения питающего напряжения;
— Динамическая память (англ. dynamic storage) — энергозависимая памяти, в которой информация со временем разрушается (деградирует), и, кроме подачи электропитания, необходимо производить её периодическое восстановление (регенерацию).

Метод доступа
• Последовательный доступ (англ. sequential access memory, SAM) — ячейки памяти выбираются (считываются) последовательно, одна за другой, в очерёдности их расположения. Вариант такой памяти — стековая память.
• Произвольный доступ (англ. random access memory, RAM) — вычислительное устройство может обратиться к произвольной ячейке памяти по любому адресу.

Назначение
• Буферная память (англ. buffer storage) — память, предназначенная для временного хранения данных при обмене ими между различными устройствами или программами.
• Временная (промежуточная) память (англ. temporary (intermediate) storage) — память для хранения промежуточных результатов обработки.
• Кеш-память (англ. cache memory) — часть архитектуры устройства или программного обеспечения, осуществляющая хранение часто используемых данных для предоставления их в более быстрый доступ, нежели кешируемая память.
• Корректирующая память (англ. patch memory) — часть памяти ЭВМ, предназначенная для хранения адресов неисправных ячеек основной памяти. Также используются термины «relocation table» и «remap table».
• Управляющая память (англ. control storage) — память, содержащая управляющие программы или микропрограммы. Обычно реализуется в виде ПЗУ.
• Разделяемая память или память коллективного доступа (англ. shared memory, shared access memory) — память, доступная одновременно нескольким пользователям, процессам или процессорам.

Илон Маск рекомендует:  Атрибут scrolling в HTML

Организация адресного пространства
• Реальная или физическая память (англ. real (physical) memory) — память, способ адресации которой соответствует физическому расположению её данных;
• Виртуальная память (англ. virtual memory) — память, способ адресации которой не отражает физического расположения её данных;
• Оверлейная память (англ. overlayable storage) — память, в которой присутствует несколько областей с одинаковыми адресами, из которых в каждый момент доступна только одна.

Удалённость и доступность для процессора
• Первичная память доступна процессору без какого-либо обращения к внешним устройствам. Это регистры процессора(процессорная или регистровая память) и кэш процессора (если есть);
• Вторичная память доступна процессору путём прямой адресацией через шину адреса (Адресуемая память) или через другие выводы. Таким образом доступна основная память (память, предназначенная для хранения текущих данных и выполняемых программ) и порты ввода-вывода (специальные адреса, через обращение к которым реализовано взаимодействие с прочей аппаратурой);
• Третичная память доступна только путём нетривиальной последовательности действий. Сюда входят все виды внешней памяти — доступной через устройства ввода-вывода. Взаимодействие с третичной памятью ведётся по определённым правилам (протоколам) и требует присутствия в памяти соответствующих программ. Программы, обеспечивающие минимально необходимое взаимодействие, помещаются в ПЗУ, входящее во вторичную память (у PC-совместимых ПК — это ПЗУ BIOS);
Положение структур данных, расположенных в основной памяти, в этой классификации неоднозначно. Как правило, их вообще в неё не включают, выполняя классификацию с привязкой к традиционно используемым видам ЗУ.

Управление процессором
• Непосредственно управляемая (оперативно доступная) память (англ. on-line storage) — память, непосредственно доступная в данный момент времени центральному процессору.
• Автономная память.

Организация хранения данных и алгоритмы доступа к ним
• Повторяет классификацию структур данных.
• Адресуемая память — адресация осуществляется по местоположению данных.
• Ассоциативная память (англ. associative memory, content-addressable memory, CAM) — адресация осуществляется по содержанию данных, а не по их местоположению.
• Магазинная (стековая) память (англ. pushdown storage) — реализация стека.
• Матричная память (англ. matrix storage) — ячейки памяти расположены так, что доступ к ним осуществляется по двум или более координатам.
• Объектная память (англ. object storage) — память, система управления которой ориентирована на хранение объектов. При этом каждый объект характеризуется типом и размером записи.
• Семантическая память (англ. semantic storage) — данные размещаются и списываются в

Физические принципы
Эта классификация повторяет соответствующую классификацию ЗУ.

Разновидности магнитной памяти
• Память на магнитной ленте (англ. magnetic tape memory) — представляет собой пластиковую узкую ленту с магнитным покрытием и механизм с блоком головок записи-воспроизведения (БГЗВ). Лента намотана на бобину, и последовательно протягивается лентопротяжным механизмом (ЛПМ) возле БГЗВ. Запись производится перемагничиванием частиц магнитного слоя ленты при прохождении их возле зазора головки записи. Считывание записанной информации происходит при прохождении намагниченного ранее участка плёнки возле зазора головки воспроизведения.
• Память на магнитных дисках (англ. magnetic disk memory) — представляет собой круглый пластиковый диск с магнитным покрытием и механизм с БГЗВ. Данные при этом наносятся радиально, при вращении диска вокруг своей оси и радиальном сдвиге БГЗВ на шаг головки. Запись производится перемагничиванием частиц магнитного слоя диска при прохождении их возле зазора головки записи. Считывание записанной информации происходит при прохождении намагниченного ранее участка возле зазора головки воспроизведения.
• Память на магнитной проволоке (англ. plated wire memory) Использовалась в магнитофонах до магнитной ленты. В настоящее время по этому принципу конструируется большинство авиационных т. н. «чёрных ящиков» — данный носитель имеет наиболее высокую устойчивость к внешним воздействиям и высокую сохранность даже при повреждениях в аварийных ситуациях.
• Ферритовая память (англ. core storage) — ячейка представляет собой ферритовый сердечник, изменение состояния которого (перемагничивание) происходит при пропускании тока через намотанный на него проводник. В настоящее имеет ограниченное применение, в основном в военной сфере.

Разновидности оптической памяти
• Фазоинверсная память (англ. Phase Change Rewritable storage, PCR) — оптическая память, в которой рабочий (отражающий) слой выполнен из полимерного вещества, способного при нагреве менять фазовое состояние (кристаллическое↔аморфное) и отражающие характеристики в зависимости от режима нагрева. Применяется в перезаписываемых оптических дисках (CD-RW, DVD-RW).

2. Память ROM, SRAM, DRAM.

В современных компьютерах используются запоминающие устройства трех основных типов:
• ROM (Read Only Memory). Постоянное запоминающее устройство — ПЗУ, неспособное выполнять операцию записи данных.
• DRAM (Dynamic Random Access Memory). Динамическое запоминающее устройство с произвольным порядком выборки.
• SRAM (Static RAM). Статическая оперативная память.

Память типа ROM
В памяти типа ROM (Read Only Memory), или ПЗУ (постоянное запоминающее устройство), данные можно только хранить, изменять их нельзя. Именно поэтому такая память используется только для чтения данных. ROM также часто называется энергонезависимой памятью, потому что любые данные, записанные в нее, сохраняются при выключении питания. Поэтому в ROM помещаются команды запуска ПК, т.е. программное обеспечение, которое загружает систему.

ROM и оперативная память — не противоположные понятия. На самом деле ROM представляет собой часть оперативной памяти системы. Другими словами, часть адресного пространства оперативной памяти отводится для ROM. Это необходимо для хранения программного обеспечения, которое позволяет загрузить операционную систему.
Основной код BIOS содержится в микросхеме ROM на системной плате, но на платах адаптеров также имеются аналогичные микросхемы. Они содержат вспомогательные подпрограммы BIOS и драйверы, необходимые для конкретной платы, особенно для тех плат, которые должны быть активизированы на раннем этапе начальной загрузки, например видеоадаптер. Платы, не нуждающиеся в драйверах на раннем этапе начальной загрузки, обычно не имеют ROM, потому что их драйверы могут быть загружены с жесткого диска позже — в процессе начальной загрузки. Рисунок ROM-память

В настоящее время в большинстве систем используется одна из форм Flash-памяти, которая называется электрически стираемой программируемой постоянной памятью (Electrically Erasable Programmable Readonly Memory — EEPROM). Flash-память является по-настоящему энергонезависимой и перезаписываемой, она позволяет пользователям легко модифицировать ROM, программно-аппаратные средства системных плат и других компонентов (таких, как видеоадаптеры, платы SCSI, периферийные устройства и т.п.).

SRAM(кэш-память)
Существует тип памяти, совершенно отличный от других, — статическая оперативная память (Static RAM — SRAM). Она названа так потому, что, в отличие от динамической оперативной памяти (DRAM), для сохранения ее содержимого не требуется периодической регенерации. Это не единственное ее преимущество. SRAM имеет более высокое быстродействие, чем DRAM, и может работать на той же частоте, что и современные процессоры.

Статическая память — это тип памяти, в котором значение бита информация хранится в ячейке определяющаяся наличием или отсутствием заряда на миниатюрном конденсаторе (управляемом транзисторами).
В статической памяти применяются специальные элементы — триггеры, реализованные на 4-6 транзисторах. Именно триггер является ячейкой статической памяти.

Рисунок Схема ячейки статической памяти

Транзистор – трехэлектродный полупроводниковый прибор для усиления, генерирования и преобразования электрических колебаний, выполненный на основе монокристаллического полупроводника.
Триггер — логический элемент с двумя устойчивыми состояниями равновесия, предназначенное для записи и хранения информации. Такое устройство сохраняет свое состояние, до тех пор, пока подается питание. Время срабатывания триггера составляет в современных микросхемах не более 2нс (Pentium 4 3,6 GHz = 0.28нс; Athlon XP 2,2GHz = 0.41нс). SRAM различается по принципу работы.

Существует три типа:
1. Async SRAM (Asynchronous Static Random Access Memory) — асинхронная статическая память с произвольным порядком выборки;
2. SyncBurst SRAM (Synchronous Burst Random Access Memory) – синхронная пакетная статическая память с произвольным порядком выборки;
3. PipBurst SRAM (Pipelined Burst Random Access Memory) – конвейерная пакетная статическая память с произвольным порядком выборки;
Async SRAM – это устаревший тип памяти, асинхронный интерфейс которой схож с интерфейсом DRAM и включает в себя шины адреса, данных и управления.
SyncBurst SRAM – этот тип памяти синхронизирован с системной шиной и лучше всего подходит для выполнения пакетных операций. Ну а интерфейс PipBurst SRAM схож с интерфейсом SyncBurst SRAM, но позволяет получать данные без тактов ожидания.

Как правило, чем больше объем кэш, тем система производительней. Но сам по себе объем еще не гарантирует высокой производительности. Для кэш главное – контроллер.

Время доступа SRAM 2 нс. означает, что такая память может работать синхронно с процессорами на частоте 500 МГц или выше. Однако для хранения каждого бита в конструкции SRAM используется кластер из шести транзисторов. Использование транзисторов без каких либо конденсаторов означает, что нет необходимости в регенерации. (Ведь если нет никаких конденсаторов, то и заряды не теряются.) Пока подается питание, SRAM будет помнить то, что сохранено.

По сравнению с DRAM быстродействие SRAM намного выше, но плотность ее гораздо ниже, а цена довольно высока. Более низкая плотность означает, что микросхемы SRAM имеют большие габариты, хотя их информационная емкость намного меньше. Большое число транзисторов и кластеризованное их размещение не только увеличивает габариты микросхем SRAM, но и значительно повышает стоимость технологического процесса по сравнению с аналогичными параметрами для микросхем DRAM. Например, емкость модуля DRAM может равняться 64 Мбайт или больше, в то время как емкость модуля SRAM приблизительно того же размера составляет только 2 Мбайт, причем их стоимость будет одинаковой. Таким образом, габариты SRAM в среднем в 30 раз превышают размер DRAM, то же самое можно сказать и о стоимости. Все это не позволяет использовать память типа SRAM в качестве оперативной памяти в персональных компьютерах.

Память типа DRAM
DRAM (Dynamic Random Access Memory) — тип энергозависимой полупроводниковой памяти с произвольным доступом (RAM), также запоминающее устройство, наиболее широко используемое в качестве ОЗУ современных компьютеров.

Физически память DRAM состоит из ячеек, созданных в полупроводниковом материале, в каждой из которых можно хранить определённый объём данных, от 1 до 4 бит. Совокупность ячеек такой памяти образуют условный «прямоугольник», состоящий из определённого количества строк и столбцов. Один такой «прямоугольник» называется страницей, а совокупность страниц называется банком. Весь набор ячеек условно делится на несколько областей.


Рисунок Схема ячейки динамической памяти

Основное преимущество памяти этого типа состоит в том, что ее ячейки упакованы очень плотно, т.е. в небольшую микросхему можно упаковать много битов, а значит, на их основе можно построить память большой емкости.

Ячейки памяти в микросхеме DRAM — это крошечные конденсаторы, которые удерживают заряды. Именно так (наличием или отсутствием зарядов) и кодируются биты. Проблемы, связанные с памятью этого типа, вызваны тем, что она динамическая, т.е. должна постоянно регенерироваться, так как в противном случае электрические заряды в конденсаторах памяти будут “стекать” и данные будут потеряны. Регенерация происходит, когда контроллер памяти системы берет крошечный перерыв и обращается ко всем строкам данных в микросхемах памяти. Большинство систем имеют контроллер памяти (обычно встраиваемый в набор микросхем системной платы), который настроен на соответствующую промышленным стандартам частоту регенерации, равную, например, 15 мкс. Ко всем строкам данных обращение осуществляется по прохождении 128 специальных циклов регенерации. Это означает, что каждые 1,92 мс (128×15 мкс) прочитываются все строки в памяти для обеспечения регенерации данных.

Регенерация памяти, к сожалению, отнимает время у процессора: каждый цикл регенерации по длительности занимает несколько циклов центрального процессора. В старых компьютерах циклы регенерации могли занимать до 10% (или больше) процессорного времени, но в современных системах, работающих на частотах, равных сотням мегагерц, расходы на регенерацию составляют 1% (или меньше) процессорного времени. Некоторые системы позволяют изменить параметры регенерации с помощью программы установки параметров CMOS, но увеличение времени между циклами регенерации может привести к тому, что в некоторыхячейках памяти заряд “стечет”, а это вызовет сбои памяти. В большинстве случаев надежнее придерживаться рекомендуемой или заданной по умолчанию частоты регенерации. Поскольку затраты на регенерацию в современных компьютерах составляют менее 1%, изменение частоты регенерации оказывает незначительное влияние на характеристики компьютера. Одним из наиболее приемлемых вариантов является использование для синхронизации памяти значений по умолчанию или автоматических настроек, заданных с помощью Setup BIOS. Большинство современных систем не позволяют изменять заданную синхронизацию памяти, постоянно используя автоматически установленные параметры. При автоматической установке системная плата считывает параметры синхронизации из системы определения последовательности в ПЗУ (serial presence detect — SPD) и устанавливает частоту периодической подачи импульсов в соответствии с полученными данными.

В устройствах DRAM для хранения одного бита используется только один транзистор и пара конденсаторов, поэтому они более вместительны, чем микросхемы других типов памяти. В настоящее время имеются микросхемы динамической оперативной памяти емкостью 4Гбайт и больше. Это означает, что подобные микросхемы содержат более миллиарда транзисторов. В микросхеме памяти все транзисторы и конденсаторы размещаются последователь но, обычно в узлах квадратной решетки, в виде очень простых, периодически повторяющихся структур.

Транзистор для каждого одноразрядного регистра DRAM используется для чтения состояния смежного конденсатора. Если конденсатор заряжен, в ячейке записана 1; если заряда нет — записан 0. Заряды в крошечных конденсаторах все время стекают, вот почему память должна постоянно регенерироваться. Даже мгновенное прерывание подачи питания или какой-нибудь сбой в циклах регенерации приведет к потере заряда в ячейке DRAM, а следовательно, и к потере данных. В работающей системе подобное приводит к появлению “синего” экрана, глобальным отказам системы защиты, повреждению файлов или к полному отказу системы.

Динамическая оперативная память используется в персональных компьютерах; поскольку она недорогая, микросхемы могут быть плотно упакованы, а это означает, что запоминающее устройство большой емкости может занимать небольшое пространство. К сожалению, память этого типа не отличается высоким быстродействием, обычно она намного “медленнее” процессора. Поэтому существует множество различных типов организации DRAM, позволяющих улучшить эту характеристику.

Характеристики памяти DRAM
Основными характеристиками DRAM являются рабочая частота и тайминги.

При обращении к ячейке памяти контроллер памяти задаёт номер банка, номер страницы в нём, номер строки и номер столбца и на все эти запросы тратится время, помимо этого довольно большой период уходит на открытие и закрытие банка после самой операции. На каждое действие требуется время, называемое таймингом.
Основными таймингами DRAM являются:

  • задержка между подачей номера строки и номера столбца, называемая временем полного доступа (англ. RAS to CAS delay), з
  • адержка между подачей номера столбца и получением содержимого ячейки, называемая временем рабочего цикла (англ. CAS delay),
  • задержка между чтением последней ячейки и подачей номера новой строки (англ. RAS precharge).

Тайминги измеряются в наносекундах, и чем меньше величина этих таймингов, тем быстрее работает оперативная память.
Типы DRAM:
На протяжении долгого времени разработчиками создавались различные типы памяти. Они обладали разными характеристиками, в них были использованы разные технические решения. Основной движущей силой развития памяти было развитие компьютеров и центральных процессоров. Постоянно требовалось увеличение быстродействия и объёма оперативной памяти.
• Страничная память
Страничная память (англ. page mode DRAM, PM DRAM) являлась одним из первых типов выпускаемой компьютерной оперативной памяти. Память такого типа выпускалась в начале 1990-х годов, но с ростом производительности процессоров и ресурсоёмкости приложений требовалось увеличивать не только объём памяти, но и скорость её работы.
• Быстрая страничная память
Быстрая страничная память (англ. fast page mode DRAM, FPM DRAM) появилась в 1995 году. Принципиально новых изменений память не претерпела, а увеличение скорости работы достигалось путём повышенной нагрузки на аппаратную часть памяти. Данный тип памяти в основном применялся для компьютеров с процессорами Intel 80486 или аналогичных процессоров других фирм. Память могла работать на частотах 25 и 33 МГц с временем полного доступа 70 и 60 нс и с временем рабочего цикла 40 и 35 нс соответственно.

3. Модули оперативной памяти SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM и др.

EDO DRAM — память с усовершенствованным выходом
C появлением процессоров Intel Pentium память FPM DRAM оказалась совершенно неэффективной. Поэтому следующим шагом стала память с усовершенствованным выходом (англ. extended data out DRAM, EDO DRAM). Эта память появилась на рынке в 1996 году и стала активно использоваться на компьютерах с процессорами Intel Pentium и выше. Её производительность оказалась на 10—15 % выше по сравнению с памятью типа FPM DRAM. Её рабочая частота была 40 и 50 МГц, соответственно, время полного доступа — 60 и 50 нс, а время рабочего цикла — 25 и 20 нс. Эта память содержит регистр-защелку (англ. data latch) выходных данных, что обеспечивает некоторую конвейеризацию работы для повышения производительности при чтении.

SDRAM — синхронная DRAM
В связи с выпуском новых процессоров и постепенным увеличением частоты системной шины, стабильность работы памяти типа EDO DRAM стала заметно падать. Ей на смену пришла синхронная память (англ. synchronous DRAM, SDRAM). Новыми особенностями этого типа памяти являлись использование тактового генератора для синхронизации всех сигналов и использование конвейерной обработки информации. Также память надёжно работала на более высоких частотах системной шины (100 МГц и выше).

Рисунок Модуль памяти SD RAM

Если для FPM и EDO памяти указывается время чтения первой ячейки в цепочке (время доступа), то для SDRAM указывается время считывания последующих ячеек. Цепочка — несколько последовательных ячеек. На считывание первой ячейки уходит довольно много времени (60-70 нс) независимо от типа памяти, а вот время чтения последующих сильно зависит от типа. Рабочие частоты этого типа памяти могли равняться 66, 100 или 133 МГц, время полного доступа — 40 и 30 нс, а время рабочего цикла — 10 и 7,5 нс.

С этим типом памяти применялась технология Virtual Channel Memory (VCM). VCM использует архитектуру виртуального канала, позволяющую более гибко и эффективно передавать данные с использованием каналов регистра на чипе. Данная архитектура интегрирована в SDRAM. VCM, помимо высокой скорости передачи данных, была совместима с существующими SDRAM, что позволяло делать апгрейд системы без значительных затрат и модификаций. Это решение нашло поддержку у некоторых производителей чипсетов.

Enhanced SDRAM (ESDRAM)
Для преодоления некоторых проблем с задержкой сигнала, присущих стандартной DRAM-памяти, было решено встроить небольшое количество SRAM в чип, то есть создать на чипе кеш.
— это, по существу, SDRAM с небольшим количеством SRAM. При малой задержке и пакетной работе достигается частота до 200 МГц. Как и в случае внешней кеш-памяти, SRAM-кеш предназначен для хранения и выборки наиболее часто используемых данных. Отсюда и уменьшение времени доступа к данным медленной DRAM.
Одним из таких решений являлась ESDRAM от Ramtron International Corporation.

Рисунок Модули ESDRAM

Пакетная EDO RAM
Пакетная память EDO RAM (англ. burst extended data output DRAM, BEDO DRAM) стала дешёвой альтернативой памяти типа SDRAM. Основанная на памяти EDO DRAM, её ключевой особенностью являлась технология поблочного чтения данных (блок данных читался за один такт), что сделало её работу быстрее, чем у памяти типа SDRAM. Однако невозможность работать на частоте системной шины более 66 МГц не позволила данному типу памяти стать популярным.

Рисунок Модуль EDORAM

Video RAM
Специальный тип оперативной памяти — Video RAM (VRAM) — был разработан на основе памяти типа SDRAM для использования в видеоплатах. Он позволял обеспечить непрерывный поток данных в процессе обновления изображения, что было необходимо для реализации изображений высокого качества. На основе памяти типа VRAM, появилась спецификация памяти типа Windows RAM (WRAM), иногда её ошибочно связывают с операционными системами семейства Windows. Её производительность стала на 25 % выше, чем у оригинальной памяти типа SDRAM, благодаря некоторым техническим изменениям.

Рисунок Микросхема Video RAM

DDR SDRAM
По сравнению с обычной памятью типа SDRAM, в памяти SDRAM с удвоенной скоростью передачи данных (англ. double data rate SDRAM, DDR SDRAM или SDRAM II) была вдвое увеличена пропускная способность. Первоначально память такого типа применялась в видеоплатах, но позднее появилась поддержка DDR SDRAM со стороны чипсетов.

У всех предыдущих DRAM были разделены линии адреса, данных и управления, которые накладывают ограничения на скорость работы устройств. Для преодоления этого ограничения в некоторых технологических решениях все сигналы стали выполняться на одной шине. Двумя из таких решений являются технологии DRDRAM и SLDRAM. Они получили наибольшую популярность и заслуживают внимания. Стандарт SLDRAM является открытым и, подобно предыдущей технологии, SLDRAM использует оба перепада тактового сигнала. Что касается интерфейса, то SLDRAM перенимает протокол, названный SynchLink Interface и стремится работать на частоте 400 МГц.

Рисунок Модуль DDR SDRAM

Память DDR SDRAM работает на частотах в 100, 133, 166 и 200 МГц, её время полного доступа — 30 и 22,5 нс, а время рабочего цикла — 5, 3,75, 3 и 2,5 нс.
Так как частота синхронизации лежит в пределах от 100 до 200 МГц, а данные передаются по 2 бита на один синхроимпульс, как по фронту, так и по срезу тактового импульса, то эффективная частота передачи данных лежит в пределах от 200 до 400 МГц. Такие модули памяти обозначаются DDR200, DDR266, DDR333, DDR400.

Direct RDRAM или Direct Rambus DRAM
Тип памяти RDRAM является разработкой компании Rambus. Высокое быстродействие этой памяти достигается рядом особенностей, не встречающихся в других типах памяти. Первоначальная очень высокая стоимость памяти RDRAM привела к тому, что производители мощных компьютеров предпочли менее производительную, зато более дешёвую память DDR SDRAM. Рабочие частоты памяти — 400, 600 и 800 МГц, время полного доступа — до 30 нс, время рабочего цикла — до 2,5 нс.

Рисунок Модули RD RAM

DDR2 SDRAM
Конструктивно новый тип оперативной памяти DDR2 SDRAM был выпущен в 2004 году. Основываясь на технологии DDR SDRAM, этот тип памяти за счёт технических изменений показывает более высокое быстродействие и предназначен для использования на современных компьютерах. Память может работать с тактовой частотой шины 200, 266, 333, 337, 400, 533, 575 и 600 МГц. При этом эффективная частота передачи данных соответственно будет 400, 533, 667, 675, 800, 1066, 1150 и 1200 МГц. Некоторые производители модулей памяти помимо стандартных частот выпускают и образцы, работающие на нестандартных (промежуточных) частотах. Они предназначены для использования в разогнанных системах, где требуется запас по частоте. Время полного доступа — 25, 11,25, 9, 7,5 нс и менее. Время рабочего цикла — от 5 до 1,67 нс.

Рисунок Модуль DDR2 SDRAM

DDR3 SDRAM
Этот тип памяти основан на технологиях DDR2 SDRAM со вдвое увеличенной частотой передачи данных по шине памяти. Отличается пониженным энергопотреблением по сравнению с предшественниками. Частота полосы пропускания лежит в пределах от 800 до 2400 МГц (рекорд частоты — более 3000 МГц), что обеспечивает большую пропускную способность по сравнению со всеми предшественниками.

Рисунок Модуль DDR3 SDRAM

Конструктивные исполнения памяти DRAM

Память типа DRAM конструктивно выполняют и в виде отдельных микросхем в корпусах типа DIP, SOIC, BGA, и в виде модулей памяти типа: SIPP, SIMM, DIMM, RIMM.

Первоначально микросхемы памяти выпускались в корпусах типа DIP (к примеру, серия К565РУхх), далее они стали производится в более технологичных для применения в модулях корпусах.
На многих модулях SIMM и подавляющем числе DIMM устанавливалась SPD (Serial Presence Detect) — небольшая микросхема памяти EEPROM, хранящяя параметры модуля (ёмкость, тип, рабочее напряжение, число банков, время доступа и т. п.), которые программно были доступны как оборудованию, в котором модуль был установлен (применялось для автонастройки параметров), так и пользователям и производителям.
Модули SIPP
Модули типа SIPP (Single In-line Pin Package) представляют собой прямоугольные платы с контактами в виде ряда маленьких штырьков. Этот тип конструктивного исполнения уже практически не используется, так как он далее был вытеснен модулями типа SIMM.
Модули SIMM
Модули типа SIMM (Single In-line Memory Module) представляют собой длинные прямоугольные платы с рядом контактных площадок вдоль одной из её сторон. Модули фиксируются в разъёме (сокете) подключения с помощью защёлок, путём установки платы под некоторым углом и нажатия на неё до приведения в вертикальное положение. Имели несколько модификаций, среди которых наибольшее распространение получили три.
Первая — 30-контактный модуль, имевший объем от 256 КБайт до 16 МБайт и восьмиразрядную шину данных, дополняемую (иногда) девятой линией контроля четности памяти. Применялся в 286, 386 машинах. В случае процессоров 286, 386SX модули ставились парами, на 386DX — по четыре штуки одинаковой емкости.
30-контактный модуль SIMM.
С приходом 486 машин, для которых эти модули надо было бы ставить по четыре (как минимум) штуки был вытеснен 72-контактным модулем SIMM, который, по существу, объединил на себе 4 30-контактных модуля с общими линиями адреса и раздельными линиями данных. Таким образом, модуль становится 32-разрядным и достаточно всего одного модуля. Объем от 1 МБайт до 128 МБайт.
Характеристики:
• Разрядность шины данных: 8 бит (9 бит у модулей с контролем четности)
• Тип применяемых микросхем динамической памяти: FPM
• Стандартные значения объема памяти модулей: 256 Кб, 1 Мб, 4 Мб, 16 Мб
• Шаг расположения контактных площадок — 0,1″

Таким образом модули выпускались на 4, 8, 16, 32, 64, 128 Мбайт. Наиболее распространены 30- и 72-контактные модули SIMM.

Модули DIMM
Модули типа DIMM (Dual In-line Memory Module) представляют собой длинные прямоугольные платы с рядами контактных площадок вдоль обеих её сторон, устанавливаемые в разъём подключения вертикально и фиксируемые по обоим торцам защёлками. Микросхемы памяти на них могут быть размещены как с одной, так и с обеих сторон платы. DIMM (англ. Dual In-line Memory Module, двухсторонний модуль памяти) — форм-фактор модулей памяти DRAM. Данный форм-фактор пришёл на смену форм-фактору SIMM. Основным отличием DIMM от предшественника является то, что контакты, расположенные на разных сторонах модуля являются независимыми, в отличие от SIMM, где симметричные контакты, расположенные на разных сторонах модуля, замкнуты между собой и передают одни и те же сигналы. Кроме того, DIMM имеет 64 (без контроля чётности)или 72 (с контролем по чётности или коду ECC) линии передачи данных, в отличие от SIMM c 32 линиями.
Конструктивно представляет собой длинную прямоугольную плату с рядами контактных площадок вдоль обеих её сторон, устанавливаемую в разъём подключения вертикально и фиксируемый по обоим её торцам защёлками. Микросхемы памяти могут быть размещены как с одной, так и с обеих сторон платы.
В отличие от форм-фактора SIMM, используемого для асинхронной памяти FPM и EDO, форм-фактор DIMM предназначен для памяти типа SDRAM. Изготавливались модули рассчитаные на напряжение питания 3,3 В и (реже) 5 В.
В дальнейшем, в модули DIMM стали упаковывать память типа DDR, DDR II и DDR III, отличающуюся повышенным быстродействием.
Появлению форм-фактора DIMM способствовало появление процессора Pentium, который имел 64-разрядную шину данных. В профессиональных рабочих станциях, таких, как SPARCstation, такой тип памяти использовался с начала 1990-х годов. В компьютерах общего назначения широкий переход на этот тип памяти произошёл в конце 1990-х, примерно во времена процессора Pentium II.
Существуют следующие типы DIMM:
72-pin SO-DIMM (не совместима с 72-pin SIMM) — используется для FPM DRAM и EDO DRAM
100-pin DIMM — используется для принтеров SDRAM
144-pin SO-DIMM — используется для SDR SDRAM
168-pin DIMM — используется для SDR SDRAM (реже для FPM/EDO DRAM в рабочих станциях/серверах)
172-pin MicroDIMM — используется для DDR SDRAM
184-pin DIMM — используется для DDR SDRAM
200-pin SO-DIMM — используется для DDR SDRAM и DDR2 SDRAM
214-pin MicroDIMM — используется для DDR2 SDRAM
204-pin SO-DIMM — используется для DDR3 SDRAM
240-pin DIMM — используется для DDR2 SDRAM, DDR3 SDRAM и FB-DIMM DRAM
Модули памяти типа SDRAM наиболее распространены в виде 168-контактных DIMM-модулей, памяти типа DDR SDRAM — в виде 184-контактных, а модули типа DDR2, DDR3 и FB-DIMM SDRAM — 204-контактных модулей.

Модули RIMM
Модули типа RIMM (Rambus In-line Memory Module) менее распространены, в них выпускается память типа RDRAM. Они представлены 168- и 184-контактными разновидностями, причём на материнской плате такие модули обязательно должны устанавливаться только в парах, в противном случае в пустые разъёмы устанавливаются специальные модули-заглушки (это связано с особенностями конструкции таких модулей). Также существуют 242-контактные PC1066 RDRAM модули RIMM 4200, не совместимые[1] с 184-контактными разъёмами, и уменьшенная версия RIMM — SO-RIMM, которые применяются в портативных устройствах.

Рисунок Модули памяти в различных форм факторах

История использования и основные характеристики
Массовый выпуск SDRAM начался в 1993 году. Первоначально этот тип памяти предлагался в качестве альтернативы для дорогой видеопамяти (VRAM), однако вскоре SDRAM завоевал популярность и стал применяться в качестве ОЗУ, постепенно вытесняя другие типы динамической памяти. Последовавшие затем технологии DDR позволили сделать SDRAM ещё эффективнее. За разработкой DDR SDRAM, последовал стандарт DDR2 SDRAM, а затем и DDR3 SDRAM.
SDR SDRAM

Первый стандарт SDRAM с появлением последующих стандартов стал именоваться SDR (Single Data Rate — в отличие от Double Data Rate). За один такт принималась одна управляющая команда и передавалось одно слово данных. Типичными тактовыми частотами были 66, 100 и 133 МГц. Микросхемы SDRAM выпускались с шинами данных различной ширины (обычно 4, 8 или 16 бит), но как правило, эти микросхемы входили в состав 168-пинного модуля DIMM, который позволял прочитать или записать 64 бита (в варианте без контроля чётности) или 72 бита (с контролем чётности) за один такт.

Использование шины данных в SDRAM оказалось осложнено задержкой в 2 или 3 такта между подачей сигнала чтения и появлением данных на шине данных, тогда как во время записи никакой задержки быть не должно. Потребовалась разработка достаточно сложного контроллера, который не позволял бы использовать шину данных для записи и для чтения в один и тот же момент времени.
Управляющие сигналы
Команды, управляющие модулем памяти SDR SDRAM, подаются на контакты модуля по 7 сигнальным линиям. По одной из них подается тактовый сигнал, передние(нарастающие) фронты которого задают моменты времени, в которые считываются команды управления с остальных 6 командных линий. Имена(в скобках — расшифровки имен) шести командных линий и описания команд приведены ниже:
• CKE (clock enable) — при низком уровне сигнала блокируется подача тактового сигнала на микросхему. Команды не обрабатываются, состояние других командных линий игнорируется.
• /CS (chip select) — при высоком уровне сигнала все прочие управляющие линии, кроме CKE, игнорируются. Действует как команда NOP (нет оператора).
• DQM (data mask) — высокий уровень на этой линии запрещает чтение/запись данных. При одновременно поданной команде записи данные не записываются в DRAM. Присутствие этого сигнала в двух тактах, предшествующих циклу чтения приводит к тому, что данные не считываются из памяти.
• /RAS (row address strobe) — несмотря на название, это не строб, а всего лишь один командный бит. Вместе с /CAS и /WE кодирует одну из 8 команд.
• /CAS (column address strobe) — несмотря на название, это не строб, а всего лишь один командный бит. Вместе с /RAS и /WE кодирует одну из 8 команд.
• /WE (write enable) — Вместе с /RAS и /CAS кодирует одну из 8 команд.
Устройства SDRAM внутренне разделены на 2 или 4 независимых банка памяти. Входы адреса первого и второго банка памяти (BA0 и BA1) определяют, какому банку предназначена текущая команда.
Принимаются следующие команды:
DDR SDRAM пришла на смену памяти типа SDRAM. При использовании DDR SDRAM достигается удвоенная скорость работы, нежели в SDRAM, за счёт считывания команд и данных не только по фронту, как в SDRAM, но и по спаду тактового сигнала. За счёт этого удваивается скорость передачи данных без увеличения частоты тактового сигнала шины памяти. Таким образом, при работе DDR на частоте 100 МГц мы получим эффективную частоту 200МГц (при сравнении с аналогом SDR SDRAM).

Описание:
Внешнее отличие — 184 контактов (по 92 с каждой стороны)
Микросхемы памяти DDR SDRAM выпускаются в корпусах TSOP и (освоено позднее) корпусах типа BGA (FBGA), производятся по нормам 0,13 и 0,09-микронного техпроцесса
Напряжение питания микросхем: 2,6 В +/- 0,1 В
Потребляемая мощность: 527 мВт
Интерфейс ввода-вывода: SSTL_2

Ширина шины памяти составляет 64 бита, то есть по шине за один такт одновременно передаётся 8 байт. В результате получаем следующую формулу для расчёта максимальной скорости передачи для заданного типа памяти: тактовая частота шины памяти x 2 (передача данных дважды за такт) x 8 (число байтов передающихся за один такт). Например, чтобы обеспечить передачу данных дважды за такт, используется специальная архитектура «2n Prefetch». Внутренняя шина данных имеет ширину в два раза больше внешней. При передаче данных сначала передаётся первая половина шины данных по фронту тактового сигнала, а затем вторая половина шины данных по спаду.

Илон Маск рекомендует:  Что такое код pdf_rotate

Помимо удвоенной передачи данных, DDR SDRAM имеет несколько других принципиальных отличий от простой памяти SDRAM. В основном они являются технологическими. Например, был добавлен сигнал QDS, который располагается на печатной плате вместе с линиями данных. По нему происходит синхронизация при передаче данных. Если используется два модуля памяти, то данные от них приходят к контроллеру памяти с небольшой разницей из-за разного расстояния. Возникает проблема в выборе синхросигнала для их считывания и использование QDS успешно это решает.

JEDEC устанавливает стандарты для скоростей DDR SDRAM, разделённых на две части: первая для чипов памяти, а вторая для модулей памяти, на которых, собственно, и размещаются чипы памяти.

Чипы памяти
В состав каждого модуля DDR SDRAM входит несколько идентичных чипов DDR SDRAM. Для модулей без коррекции ошибок (ECC) их количество кратно 8, для модулей с ECC — кратно 9.
Спецификация чипов памяти:
DDR200: память типа DDR SDRAM, работающая на частоте 100 МГц
DDR266: память типа DDR SDRAM, работающая на частоте 133 МГц
DDR333: память типа DDR SDRAM, работающая на частоте 166 МГц
DDR400: память типа DDR SDRAM, работающая на частоте 200 МГц
DDR533: память типа DDR SDRAM, работающая на частоте 266 МГц
DDR666: память типа DDR SDRAM, работающая на частоте 333 МГц
DDR800: память типа DDR SDRAM, работающая на частоте 400 МГц

Характеристики чипов:
Объём чипа (DRAM density). Записывается в мегабитах, например 256 Мбит — чип объёмом 32 мегабайта.
Организация (DRAM organization). Записывается в виде 64M x 4, где 64M — это количество элементарных ячеек хранения (64 миллиона), а x4 (произносится «by four») — разрядность чипа, то есть разрядность каждой ячейки. Чипы DDR бывают x4 и x8, последние стоят дешевле в пересчёте на мегабайт объёма, но не позволяют использовать функции Chipkill, memory scrubbing и Intel SDDC.
Модули памяти:
Модули DDR SDRAM выполнены в форм-факторе DIMM. На каждом модуле расположено несколько одинаковых чипов памяти и конфигурационный чип SPD. На модулях регистровой (registered) памяти также располагаются регистровые чипы, буферизующие и усиливающие сигнал на шине, на модулях нерегистровой (небуферизованной, unbuffered) памяти их нет.

Характеристики модулей:
• Объём. Указывается в мегабайтах или гигабайтах.
• Количество чипов (# of DRAM Devices). Кратно 8 для модулей без ECC, для модулей с ECC — кратно 9. Чипы могут располагаться на одной или обеих сторонах модуля. Максимальное умещающееся на DIMM количество — 36 (9×4).
• Количество строк (ранков) (# of DRAM rows (ranks)). Перед обращением к ячейке памяти DDR должна быть активирована строка, в которой находится эта ячейка, причём в модуле может быть активна только одна строка за раз. Чем больше строк в модуле, тем чаще в среднем придётся закрывать одну строку и активировать другую, что вызовет дополнительные задержки. С другой стороны, контроллер памяти некоторых чипсетов имеют ограничение на общее число ранков в установленных модулях памяти. Например чипсет Intel E7520/E7320 при использовании памяти PC2700 ограничен 8 ранками. Чтобы установить в материнскую плату на его основе с 8 слотами DIMM максимум памяти (2 Гб x 8 = 16 Гб), необходимо использовать только одноранковые (Single Rank) модули. Типичное число ранков — 1, 2 или 4. Разрядность строки равна разрядности шины памяти и составляет 64 бита для памяти без ECC и 72 бита для памяти с ECC.
• Задержки (тайминги): CAS Latency (CL), Clock Cycle Time (tCK), Row Cycle Time (tRC), Refresh Row Cycle Time (tRFC), Row Active Time (tRAS).

Характеристики модулей и чипов, из которых они состоят, связаны.
Объём модуля равен произведению объёма одного чипа на число чипов. При использовании ECC это число дополнительно умножается на коэффициент 8/9, так как на каждый байт приходится один бит избыточности для контроля ошибок. Таким образом один и тот же объём модуля памяти можно набрать большим числом (36) маленьких чипов или малым числом (9) чипов большего объёма.
Общая разрядность модуля равна произведению разрядности одного чипа на число чипов и равна произведению числа ранков на 64 (72) бита. Таким образом, увеличение числа чипов или использование чипов x8 вместо x4 ведёт к увеличению числа ранков модуля.

Спецификация модулей памяти

DDR2 SDRAM пришла на смену памяти типа DDR SDRAM.
Как и DDR SDRAM, DDR2 SDRAM использует передачу данных по обоим срезам тактового сигнала, за счёт чего при такой же частоте шины памяти, как и в обычной SDRAM, можно фактически удвоить скорость передачи данных (например, при работе DDR2 на частоте 100 МГц эквивалентная эффективная частота для SDRAM получается 200 МГц). Основное отличие DDR2 от DDR — вдвое большая частота работы шины, по которой данные передаются в буфер микросхемы памяти. При этом чтобы обеспечить необходимый поток данных, передача на шину осуществляется из четырёх мест одновременно. Итоговые задержки оказываются выше, чем для DDR.

Описание:
Внешнее отличие — 240 контактов (по 120 с каждой стороны)
Микросхемы памяти DDR2 производятся в новом корпусе типа BGA (FBGA).
Напряжение питания микросхем 1,8 В
Потребляемая мощность: 247 мВт
Интерфейс ввода-вывода: SSTL_18
Burst Length: 4/8
Prefetch Size: 4-bit
Новые функции: ODT, OCD Calibration, Posted CAS, AL (Additive Latency)


Спецификация чипов памяти:
Тип чипа Частота памяти Частота шины Передач данных в секунду
DDR2-400 100 МГц 200 МГц 400 млн.
DDR2-533 133 МГц 266 МГц 533 млн.
DDR2-667 166 МГц 333 МГц 667 млн.
DDR2-800 200 МГц 400 МГц 800 млн.
DDR2-1066 266 МГц 533 МГц 1066 млн.

Спецификация модулей памяти

DDR3 SDRAM пришла на смену памяти типа DDR2 SDRAM.
Возможности микросхем DDR3 SDRAM
• Предвыборка 8 бит
• Функция асинхронного сброса с отдельным контактом
• Поддержка компенсации времени готовности на системном уровне
• Зеркальное расположение контактов, удобное для сборки модулей
• Выполнение CAS Write Latency за такт
• Встроенная терминация данных
• Встроенная калибровка ввода/вывода (мониторинг времени готовности и корректировка уровней)
• Автоматическая калибровка шины данных

Возможности модулей DIMM DDR3
• Последовательная топология управляющей шины (управление, команды, адреса) с внутримодульной терминацией
• Высокоточные резисторы в цепях калибровки

Преимущества по сравнению с DDR2
• Более высокая полоса пропускания (до 2400 МГц)
• Сниженное тепловыделение (результат уменьшения напряжения питания)
• Меньшее энергопотреблениие и улучшенное энергосбережение

Недостатки по сравнению с DDR2
Более высокая CAS-латентность (компенсируется большей пропускной способностью)
CAS-латентность (англ. column address strobe latency) — это время (в циклах) ожидания между запросом процессора на получение ячейки с информацией из памяти и временем, когда оперативная память сделает доступным для чтения первую ячейку.

Спецификация модулей памяти

Модули памяти SDR SDRAM могут иметь CAS-латентность, равную 1, 2 или 3 циклам. Модули DDR SDRAM могут иметь CAS-латентность, равную 2 или 2.5.
На модулях памяти CAS-латентность обозначается как CAS или CL. Пометка CAS2, CAS-2, CAS=2, CL2, CL-2 или CL=2 обозначает величину латентности, равную 2.
Особенности архитектуры памяти

Коррекция ошибок
Выявление и исправление ошибок (ЕСС — Error Checking and Correction) — этот специальный алгоритм, который заменил контроль четности в современных модулях памяти. Каждый бит данных включается более чем в одну контрольную сумму, поэтому при возникновении в нем ошибки возможно восстановить адрес и исправить сбойный бит. При сбоев двух и более битах ошибка лишь фиксируется, но не исправляется.

Система адресации
Для адресации ячеек памяти используют особенности матричной структуры. Полный адрес ячейки состоит из адресов строки и столбца. Для считывания (записи) информации на микросхему сначала подается сигнал RAS (Row Actress Strobe — импульс доступа к строке), а затем (одновременно или с небольшой задержкой) — код адреса строки. После этого через нормируемое время задержки должен быть подан код адреса столбца, перед которым проходит сигнал CAS (Column Adress Strobe — импульс доступа к столбцу). Под временем выборки микросхемы подразумевают промежуток между сигналами RAS. Следующее обращение к памяти возможно только через некоторое время, необходимое для восстановления внутренних/цепей. Этот промежуток называют временем перезарядки, причем оно составляет почти 90% от общего времени выборки. Данные из ячеек через усилители поступают в регистр микросхемы, откуда они становятся доступными после открытия линии DOUT (Data OUT). При операциях записи данные поступают по линии DIN (Data IN), а цикл происходит в обратном порядке.

Любое системное устройство, обладающее правом прямого доступа к памяти (по одному из каналов DMA — Direct Memory Acces), при необходимости посылает запрос, содержащий адрес и размер блока данных, а также управляющие сигналы. Так как доступ к памяти по каналам DMA одновременно могут иметь несколько устройств (например, процессор, видеокарта с интерфейсом AGP, контроллер шины PCI, жесткий диск), образуется очередь запросов, хотя каждому потребителю ресурсов памяти требуются собственные данные, часто расположенные не только в разных микросхемах, но и в разных банках памяти. Тем самым образуются значительные задержки при получении/записи данных. Технологии, позволяющие снизить или обойти перечисленные ограничения, описаны ниже.

Тайминг
Время пересылки данных измеряют в тактах микропроцессора и обычно записывают так: 6-2-2-2. Это означает, что на первую пересылку данных из произвольный ячейки памяти потребовалось 6 тактов шины, а на все последующие ячейки — по 2. Синхронная память обычно превосходит по быстродействию асинхронную. Например, при частоте системной шины 66 МГц память типа EDO 60 нc работает по схеме 5-2-2-2, а память типа SDRAM 10 нc, по схеме 5-1-1-1, что теоретически дает выигрыш в производительности около 30%.
На практике преимущество SDRAM меньше примерно на порядок, потому что далеко не все данные представляют собой последовательную выборку. Но уже при частоте системной шины 100 МГц память EDO 60 нc неработоспособна, a SDRAM 10 нc продолжает работу по схеме 5-1-1-1.

4. Производители и маркировка модулей памяти.

Для ориентировки приводим буквенный префикс обозначения продукции известных фирм, относящихся к группе major-производителей.
Fujitsu — MB;
Hyundai — НУ;
LG Semicon — GM;
Mitsubishi — M5M;
NEC — mPd;
Samsung — KM;
Texas Instruments — TMS;
Hitachi — HB;
IBM — IBM;
Micron — MT;
Mosel Vitelic — V;
Oki — MSM;
Siemens — HYB;
Toshiba — TC.

5. Альтернативная и перспективная память:
DDR4, SL DRAM,VCM DRAM, ESDRAM, FCRAM, FeRAM, MRAM.

курсовая работа Виды оперативной памяти

Обобщение основных видов и назначения оперативной памяти компьютера. Энергозависимая и энергонезависимая память. SRAM и DRAM. Триггеры, динамическое ОЗУ и его модификации. Кэш-память. Постоянное запоминающее устройство. Флэш-память. Виды внешней памяти.

Нажав на кнопку «Скачать архив», вы скачаете нужный вам файл совершенно бесплатно.
Перед скачиванием данного файла вспомните о тех хороших рефератах, контрольных, курсовых, дипломных работах, статьях и других документах, которые лежат невостребованными в вашем компьютере. Это ваш труд, он должен участвовать в развитии общества и приносить пользу людям. Найдите эти работы и отправьте в базу знаний.
Мы и все студенты, аспиранты, молодые ученые, использующие базу знаний в своей учебе и работе, будем вам очень благодарны.

Чтобы скачать архив с документом, в поле, расположенное ниже, впишите пятизначное число и нажмите кнопку «Скачать архив»

Рубрика Программирование, компьютеры и кибернетика
Вид курсовая работа
Язык русский
Дата добавления 17.06.2013
Размер файла 1,7 M

Подобные документы

История появления и развития оперативной памяти. Общая характеристика наиболее популярных современных видов оперативной памяти — SRAM и DRAM. Память с изменением фазового состояния (PRAM). Тиристорная память с произвольным доступом, ее специфика.

курсовая работа [548,9 K], добавлен 21.11.2014

Хранение различной информации как основное назначение памяти. Характеристика видов памяти. Память типа SRAM и DRAM. Кэш-память или сверхоперативная память, ее специфика и области применения. Последние новинки разработок в области в оперативной памяти.

презентация [2,1 M], добавлен 01.12.2014

Простейшая схема взаимодействия оперативной памяти с ЦП. Устройство и принципы функционирования оперативной памяти. Эволюция динамической памяти. Модуль памяти EDO-DRAM BEDO (Burst EDO) — пакетная EDO RAM. Модуль памяти SDRAM, DDR SDRAM, SDRAM II.

реферат [16,1 K], добавлен 13.12.2009

Память персонального компьютера, виды и их характеристика. Классификация памяти компьютера. Кэш память как память с большей скоростью доступа, предназначенная для ускорения обращения к данным. Гибкие магнитные диски, CD-ROM, DVD-ROM и флэш-память.

презентация [1,8 M], добавлен 15.11.2011

Понятие и функциональные особенности запоминающих устройств компьютера, их классификация и типы, сравнительная характеристика: ROM, DRAM и SRAM. Оценка преимуществ и недостатков каждого типа оперативной памяти, направления и пути их использования.

презентация [118,1 K], добавлен 20.11.2013

Оперативная память как один из главных компонентов компьютера. Роль и значение оперативной памяти в качестве буфера между центральным процессором и винчестером. Факторы, влияющие на производительность всего компьютера. Общая характеристика SRAM и DRAM.

эссе [25,5 K], добавлен 09.12.2014

Устройство для хранения информации. Оперативное запоминающее устройство компьютера. Постоянное запоминающее устройство. Составные части основной памяти. Энергозависимость, устройство регистра и назначение памяти. Выполнение операций записи и считывания.

презентация [285,9 K], добавлен 14.10.2013

Разновидности, производительность современных процессоров. Предназначение оперативной памяти. Микросхемы персонального компьютера. Постоянное запоминающее устройство. Тактико-технических характеристики процессоров. Перспективы развития памяти компьютера.

реферат [61,9 K], добавлен 22.11.2020

Классификация компьютерной памяти. Использование оперативной, статической и динамической оперативной памяти. Принцип работы DDR SDRAM. Форматирование магнитных дисков. Основная проблема синхронизации. Теория вычислительных процессов. Адресация памяти.

курсовая работа [1,5 M], добавлен 28.05.2020

Использование микросхем SRAM при высоких требованиях к быстродействию компьютера для кеширования оперативной памяти и данных в механических устройствах хранения информации. Изучение устройства матрицы и типов (синхронная, конвейерная) статической памяти.

реферат [71,0 K], добавлен 06.02.2010

Принципы функционирования SRAM

История

История создания статической памяти уходит своими корнями в глубину веков. Память первых релейных компьютеров по своей природе была статической и долгое время не претерпевала практически никаких изменений (во всяком случае — концептуальных), — менялась лишь элементарная база: на смену реле пришли электронные лампы, впоследствии вытесненные сначала транзисторами, а затем TTL- и CMOS-микросхемами… но идея, лежащая в основе статической памяти, была и остается прежней…

Динамическая память, изобретенная, кстати, значительно позднее, в силу фундаментальных физических ограничений, так и не смогла сравняться со статической памятью в скорости.

В ядре

Ядро микросхемы статической оперативной памяти (SRAM — Static Random Access Memory) представляет собой совокупность триггеров — логических устройств, имеющих два устойчивых состояния, одно из которых условно соответствует логическому нулю, а другое — логической единице. Другими словами, каждый триггер хранит один бит информации, — ровно столько же, сколько и ячейка динамической памяти.

Между тем, триггер как минимум по двум позициям обыгрывает конденсатор: а) состояния триггера устойчивы и при наличии питания могут сохраняться бесконечно долго, в то время как конденсатор требует периодической регенерации; б) триггер, обладая мизерной инертностью, без проблем работает на частотах вплоть до нескольких ГГц, тогда как конденсаторы «сваливаются» уже на 75-100 МГц.

К недостаткам триггеров следует отнести их высокую стоимость и низкую плотность хранения информации. Если для создания ячейки динамической памяти достаточного всего одного транзистора и одного конденсатора, то ячейка статической памяти состоит как минимум из четырех, а в среднем шести — восьми транзисторов, поэтому мегабайт статической памяти оказывается по меньшей мере в несколько раз дороже.

Устройство триггера

В основе всех триггеров лежит кольцо из двух логических элементов «НЕ» (инверторов), соединенных по типу «защелки» (см. рис. 1). Рассмотрим, как он работает. Если подать на линию Q сигнал, соответствующий единице, то, пройдя сквозь элемент D.D1 он обратится в ноль. Но, поступив на вход следующего элемента, — D.D2 — этот ноль вновь превратится в единицу. Поскольку, выход элемента D.D2 подключен ко входу элемента D.D1, то даже после исчезновения сигнала с линии Q, он будет поддерживать себя самостоятельно, т.е. триггер перейдет в устойчивое состояние. Образно это можно уподобить дракону, кусающему себя за хвост.

Естественно, если на линию Q подать сигнал, соответствующий логическому нулю, — все будет происходить точно так же, но наоборот!

Рис. 1. Устройство простейшего триггера (слева). Образно это можно представить драконом, кусающим свой хвост

Устройство элемента «НЕ» (инвертора)

Как устроен элемент «НЕ»? На этот вопрос нельзя ответить однозначно. В зависимости от имеющейся у нас элементарной базы, конечная реализация варьируется в очень широких пределах. Ниже в качестве примера приведена принципиальная схема простейшего инвертора, сконструированного из двух последовательно соединенных комплементарых /* взаимно дополняемых */ CMOS-транзисторов — p- и n- канального (см. рис. 2). Если на затворы подается нулевой уровень, то открывается только p-канал, а n-канал остается разомкнутым. В результате, на выходе мы имеем питающее напряжение (т. е. высокий уровень). Напротив, если на затворы подается высокий уровень, размыкается n-канал, а p-канал — замыкается. Выход оказывается закорочен на массу и на нем устанавливается нулевое напряжение (т. е. низкий уровень).

Рис. 2. Устройство элемента НЕ (инвертора)


Устройство матрицы статической памяти

Подобно ячейкам динамической памяти, триггеры объединяются в единую матрицу, состоящую из строк (row) и столбцов (column), последние из которых так же называются битами (bit).

В отличии от ячейки динамической памяти, для управления которой достаточно всего одного ключевого транзистора, ячейка статической памяти управляется как минимум двумя. Это не покажется удивительным, если вспомнить, что триггер, в отличии от конденсатора, имеет раздельные входы для записи логического нуля и единицы соответственно. Таким образом, на ячейку статической памяти расходуется целых восемь транзисторов (см. рис. 3) — четыре идут, собственно, на сам триггер и еще два — на управляющие «защелки».

Рис.3. Устройство 6-транзистроной одно-портовой ячейки SRAM-памяти

Причем, шесть транзисторов на ячейку — это еще не предел! Существуют и более сложные конструкции! Основной недостаток шести транзисторной ячейки заключается в том, что в каждый момент времени может обрабатываться всего лишь одна строка матрицы памяти. Параллельное чтение ячеек, расположенных в различных строках одного и того же банка невозможно, равно как невозможно и чтение одной ячейки одновременно с записью другой.

Этого ограничения лишена многопортовая память. Каждая ячейка многопортовой памяти содержит один-единственный триггер, но имеет несколько комплектов управляющих транзисторов, каждый из которых подключен к «своим» линиям ROW и BIT, благодаря чему различные ячейки матрицы могут обрабатываться независимо. Такой подход намного более прогрессивен, чем деление памяти на банки. Ведь, в последнем случае параллелизм достигается лишь при обращении к ячейкам различных банков, что не всегда выполнимо, а много портовая память допускает одновременную обработку любых ячеек, избавляя программиста от необходимости вникать в особенности ее архитектуры. (Замечание: печально, но кэш-память x86-процессор не истинно многопортовая, а состоит из восьми одно-портовых матриц, подключенных к двух портовой интерфейсной обвязке)

Наиболее часто встречается двух — портовая память, устройство ячейки которой изображено на рис. 4. (внимание! это совсем не та память которая, в частности, применяется в кэше первого уровня микропроцессоров Intel Pentium). Нетрудно подсчитать, что для создания одной ячейки двух — портовой памяти расходуется аж восемь транзисторов. Пусть емкость кэш-памяти составляет 32 Кб, тогда только на одно ядро уйдет свыше двух миллионов транзисторов!

Рис. 4. Устройство 8-транзистроной двух портовой ячейки SRAM-памяти

Рис. 5, 6. Ячейка динамической памяти воплощенная в кристалле

Устройство интерфейсной обвязки

По своему устройству, интерфейсная обвязка матрицы статической памяти, практически ничем не отличается от аналогичной ей обвязки матрицы динамической памяти. Поэтому, не будем подробно останавливаться на этом вопросе и рассмотрим его лишь в общих чертах.

Пожалуй, единственное различие в интерфейсах статической и динамической памяти заключается в том, что микросхемы статической памяти имея значительно меньшую емкость (а, следовательно — и меньшее количество адресных линий) и геометрически располагаясь гораздо ближе к процессору, могут позволить себе роскошь не прибегать к мультиплексированию. И потому, для достижения наивысшей производительности, номера строк и столбцов чаще всего передаются одновременно.

Если статическая память выполнена в виде самостоятельной микросхемы, а не располагается непосредственно на кристалле процессора, линии ее входа зачастую объединяют с линиями выхода, и требуемый режим работы приходится определять по состоянию специального вывода WE (Write Enable). Высокое состояние вывода WE готовит микросхему к чтению данных, а низкое — к записи. Статическая память, размещенную на одном кристалле вместе с процессором, обычно не мультиплексирует, и в этом случае содержимое одной ячейки можно читать параллельно с записью другой (линии входа и выхода ведь раздельные!).

Номера столбцов и строк поступают на декодеры столбца и строки соответственно (см. рис. 7). После декодирования расшифрованный номер строки поступает на дополнительный декодер, вычисляющий, принадлежащую ей матрицу. Оттуда он попадает непосредственно на выборщик строки, который открывает «защелки» требуемой страницы. В зависимости от выбранного режима работы чувствительный усилитель, подсоединенный к битовым линейкам матрицы, либо считывает состояние триггеров соответствующей raw-линейки, либо «перещелкает» их согласно записываемой информации.

Рис. 7. Устройство типовой микросхемы SRAM-памяти

Временные диаграммы чтения/записи

Временные диаграммы чтения/записи статической памяти практически ничем не отличаются от аналогичных им диаграмм микросхем динамической памяти (что и неудивительно, т. к. интерфейсная обвязка в обоих случаях схожа).

Цикл чтения

Цикл чтения начинается со сброса сигнала CS (Chip Select — Выбор Чипа) в низкое состояние, давая понять тем самым микросхеме, что чип «выбран» и сейчас с ним будут работать (и работать будут, и прорабатывать!).

К тому моменту, когда сигнал стабилизируется, на адресных линиях должен находиться готовый к употреблению адрес ячейки (т.е. номер строки и номер столбца), а сигнал WE должен быть переведен в высокое состояние (соответствующее операции чтения ячейки). Уровень сигнала OE (Output Enable — разрешение вывода) не играет никакой роли, т.к. на выходе пока ничего не содержится, точнее выходные линии находятся в, так называемом, высоко импедансом состоянии.

Спустя некоторое время (tAddress Access), определяемое быстродействием управляющей логики и быстротечностью переходных процессорах в инверторах, на линиях выхода появляются долгожданные данные, которые вплоть до окончания рабочего цикла (tCycle) могут быть непосредственно считаны. Обычно время доступа к ячейке статической памяти не превышает 1 — 2 нс., а зачастую бывает и меньше того!

Цикл записи

Цикл записи происходит в обратном порядке. Сначала мы выставляем на шину адрес записываемой ячейки и одновременно с этим сбрасываем сигнал WE в низкое состояние. Затем, дождавшись, когда наш адрес декодируется, усилиться и поступит на соответствующие битовые линии, сбрасываем CS в низкий уровень, приказывая микросхеме подать сигнал высокого уровня на требуемую линию row. Защелка, удерживающая триггер, откроется и в зависимости от состоянии bit-линии, триггер переключится в то или иное состояние.

Рис. 8. Временные диаграммы чтения/записи асинхронной статической памяти

Типы статической памяти

Существует как минимум три типа статической памяти: асинхронная (только что рассмотренная выше), синхронная и конвейерная. Все они практически ничем не отличаются от соответствующих им типов динамической памяти, поэтому, во избежание никому не нужного повторения ниже приведено лишь краткое их описание.

Асинхронная статическая память

Асинхронная статическая память работает независимо от контроллера и потому, контроллер не может быть уверен, что окончание цикла обмена совпадет с началом очередного тактового импульса. В результате, цикл обмена удлиняется по крайней мере на один такт, снижая тем самым эффективную производительность. «Благодаря» последнему обстоятельству, в настоящее время асинхронная память практически нигде не применяется (последними компьютерами, на которых она еще использовались в качестве кэша второго уровня, стали «трешки» — машины, построенные на базе процессора Intel 80386).

Синхронная статическая память

Синхронная статическая память выполняет все операции одновременно с тактовыми сигналами, в результате чего время доступа к ячейке укладывается в один-единственный такт. Именно на синхронной статической памяти реализуется кэш первого уровня современных процессоров.

Конвейерная статическая память

Конвейерная статическая память представляет собой синхронную статическую память, оснащенную специальными «защелками», удерживающими линии данных, что позволяет читать (записывать) содержимое одной ячейки параллельно с передачей адреса другой.

Так же, конвейерная память может обрабатывать несколько смежных ячеек за один рабочий цикл. Достаточно передать лишь адрес первой ячейки пакета, а адреса остальных микросхема вычислит самостоятельно, — только успевай подавать (забирать) записывание (считанные) данные!

За счет большей аппаратной сложности конвейерной памяти, время доступа к первой ячейке пакета увеличивается на один такт, однако, это практически не снижает производительности, т.к. все последующие ячейки пакета обрабатываются без задержек.

Конвейерная статическая память используется в частности в кэше второго уровня микропроцессоров Pentium-II и ее формула выглядит так: 2 — 1 — 1 — 1.

Статическая память

Статическая память (SRAM) обычно применяется в качестве кэш-памяти второго уровня (L2) для кэширования основного объема ОЗУ. Статическая память выполняется обычно на основе ТТЛ-, КМОП- или БиКМОП-микросхем и по способу доступа к данным может быть как асинхронной, так и синхронной. Асинхронным называется доступ к данным, который можно осуществлять в произвольный момент времени. Асинхронная SRAM применялась на материнских платах для третьего—пятого поколений процессоров. Время доступа к ячейкам такой памяти составляло от 15 нс (33 МГц) до 8 нс (66 МГц).

Синхронная память обеспечивает доступ к данным не в произвольные моменты времени, а одновременно (синхронно) с тактовыми импульсами. В промежутках между ними память может готовить для доступа следующую порцию данных. В большинстве материнских плат пятого поколения используется разновидность синхронной памяти — синхронно-конвейерная SRAM (Pipelined Burst SRAM), для которой типичное время одиночной операции чтения/записи составляет 3 такта, а групповая операция занимает 3-1-1-1 такта при первом обращении и 1-1-1-1 при последующих обращениях, что обеспечивает увеличение скорости доступа более чем на 25 %.

Каждый бит в памяти системы SRAM хранится на 4-х транзисторах, которые образуют два инвертора (Q и Q) с перекрестными связями (или статический триггер). Ячейка поэтому имеет 2 стабильных состояния, обозначаемых как «1» и «0». Два дополнительных транзистора доступа контролируют операции записи и чтения. Таким образом, необходимо 6 транзисторов (MOSFET) для записи бита памяти (рис. 3.47).

Линия слов (адреса) — WL

Рис. 3.47. Схема ячейки памяти SRAM

Доступ к ячейке разрешается подачей сигнала по «линии слов» (адреса, WL), которая контролирует двумя транзисторами управления доступом 5 и Г6), которые в свою очередь определяют, должна ли ячейка подсоединиться ^линиям битов (данных) — прямой (BL) и инвертированной (BL), которые используются для передачи данных как при записи, так и при чтении. Хотя можно было бы ограничиться и одной битовой линией, подача прямого и инвертированного сигналов повышает помехозащищенность.

Размер памяти SRAM с m линиями адреса и п линиями данных составляет 2’” слов или 2’” х п бит.

Ячейка SRAM может находиться в трех различных состояниях — ожидания (standby), когда цепи свободны; чтения, когда данные запрошены; и записи — при обновлении содержимого:

• ожидание. Если доступа к слову не происходит, транзисторы доступа Т5 и Т6 отсоединяют ячейку от битовых линий.

Триггер, состоящий из транзисторов Г,— Г4, сохраняет свое состояние;

  • • чтение. Предположим, что содержание памяти есть «1», хранящаяся в Q (т. е. выход Q равен «1»). Цикл чтения начинается с предустановки обеих битовых линий в логическую «1», а затем линия адреса WL получает доступ к обоим транзисторам Т5 и Т6. Следующий шаг состоит в том, что величины, хранящиеся в Q и Q, передаются на битовые линии, оставляя BL в предустановленном состоянии, и сбрасывая BL через Г, и Т2 в логический «0». Со стороны BL транзисторы Т4 и Ть устанавливают на линии битов напряжение Vdd, соответствующее логической «1». Если содержание ячейки _было «0», осуществляются противоположные действия — BL устанавливается в «1», a BL — в «0»;
  • • запись. Цикл записи начинается с того, что записываемая величина подается на битовые линии. Если_необходимо записать «0», то подается «0», устанавливая BL в состояние «1», a BL — в «0». Это аналогично подаче импульса на Т-триггер, что заставляет его перебрасываться в противоположное состояние. Запись «1» обеспечивается инвертированием значений на битовых линиях.

Статический тип памяти обладает более высоким быстродействием и используется, например, для организации кэш-памяти. Рассмотрим разновидности статической памяти.

Async SRAM (асинхронная статическая память). Это кэш-па-мять, которая используется в течение многих лет с тех пор, как появился первый 386-й компьютер с кэш-памятью второго уровня. Обращение к ней осуществляется быстрее, чем к DRAM, и может, в зависимости от скорости процессора, использовать варианты с 20-, 15- или 10-нс доступом (чем меньше время обращения к данным, тем быстрее память и тем короче может быть пакетный доступ к ней). Тем не менее, как видно из названия, эта память является недостаточно быстрой для синхронного доступа, что означает, что при обращении процессора все-таки требуется ожидание, хотя и меньшее, чем при использовании DRAM.

SyncBurst SRAM (Synchronous Burst Static RAM — синхронная пакетная статическая память). При частотах шины, не превышающих 66 МГц, синхронная пакетная SRAM является наиболее быстрой из существующих видов памяти. Причина этого в том, что, если процессор работает на не слишком большой частоте, синхронная пакетная SRAM может обеспечить полностью синхронную выдачу данных, что означает отсутствие задержки при пакетном чтении процессором 2-1-1-1, т. е. синхронная пакетная SRAM выдает данные в пакетном цикле 2-1-1-1. Когда частота процессора становится больше 66 МГц, синхронная пакетная SRAM не справляется с нагрузкой и выдает данные пакетами по 3-2-2-2, что существенно медленнее, чем при использовании конвейерной пакетной SRAM. К недостаткам относится и то, что синхронная пакетная SRAM производится меньшим числом компаний и поэтому стоит дороже. Синхронная пакетная SRAM имеет время адрес/данные от 8,5 до 12 нс.

Существует несколько основных конструктивных особенностей синхронной пакетной SRAM, которые делают ее существенно превосходящей асинхронную SRAM при использовании в качестве высокоскоростной кэш-памяти:

  • • синхронизация с системным таймером. В простейшем смысле это означает, что все сигналы запускаются от фронта сигнала таймера. Получение сигналов по фронту тактового импульса таймера существенно упрощает создание быстродействующей системы;
  • • пакетная обработка. Синхронные пакетные SRAM обеспечивают высокое быстродействие при небольшом количестве логических схем, организующих циклическую работу памяти с последовательными адресами. Четырехадресная пакетная последовательность может быть перемежающейся для совместимости с Intel или линейной для PowerPC и остальных систем.

РВ SRAM (Pipelined Burst Static RAM — конвейерная пакетная статическая память). Конвейер — это распараллеливание операций SRAM с использованием входных и выходных регистров. Заполнение регистров требует дополнительного начального цикла, но, будучи однажды заполненными, регистры обеспечивают быстрый переход к следующему адресу за то время, пока по текущему адресу считываются данные.

Благодаря этому такая память является наиболее быстрой кэш-памятью для систем с производительностью шины более 75 МГц. РВ SRAM может работать при частоте шины до 133 МГц. Она, кроме того, работает не намного медленнее, чем синхронная пакетная SRAM при использовании в медленных системах: она выдает данные все время пакетами по 3-1-1-1. Насколько высока производительность этой памяти, можно видеть по времени адрес/данные, которое составляет от 4,5 до 8 нс.

1-Т SRAM. Как уже отмечалось ранее, традиционные конструкции SRAM используют статический триггер для запоминания одного разряда (ячейки). Для реализации одной такой схемы на плате должно быть размещено от 4 до 6 транзисторов (4-Т, 6-Т SRAM). Фирма Monolithic System Technology (MoSys) объявила о создании нового типа памяти, в которой каждый разряд реализован на одном транзисторе (1-Т SRAM). Фактически здесь применяется технология DRAM, поскольку приходится осуществлять периодическую регенерацию памяти. Однако интерфейс с памятью выполнен в стандарте SRAM, при этом циклы регенерации скрыты от контроллера памяти. Схемы 1-Т позволяют снизить размер кремниевого кристалла на 50—80 % по сравнению с аналогичными для традиционных SRAM, а потребление электроэнергии — на 75 %.

Таблица 3.21 показывает возможности технологий SRAM при различных значениях быстродействия шины. Цифры в таблице — временные схемы доступа. Следует отметить, что при увеличении быстродействия шины наиболее экономически эффективной технологией сначала становится асинхронная, затем сквозная синхронная и, наконец, конвейерная синхронная SRAM. Однако в настоящее время все меньше поставщиков выпускают модели высокоскоростных сквозных синхронных SRAM. В результате для систем, для которых производительность не особенно важна, на частотах от 50 до 66 МГц конструкторы используют конвейерную синхронную память, поскольку этот вид памяти выпускается многими производителями.

Таблица 3.21. Сравнительные характеристик различных типов SRAM

Понравилась статья? Поделиться с друзьями:
Кодинг, CSS и SQL